MOSFET常見失效的機(jī)理討論

1、MOSFET封裝常見失效的機(jī)理討論 Jenny Wu Jan, 2010 本文僅討論與封裝相關(guān)的失效 I. DVDS o一定偏置條件下Vds的變化值，是考核產(chǎn)品 在應(yīng)用過程中的散熱能力的重要指標(biāo)。 o假設(shè)不考慮芯片和框架本身的影響，DVDS 的大小取決于封裝后的焊料層的情況。 經(jīng)學(xué)者分析，整體空洞和單個(gè)空洞的大小對(duì) DVDS均有明顯的影響。 機(jī)理討論1-最高結(jié)溫的限制 o引自唐穗生功率MOSFET的封裝失效分析 o事實(shí)上, 空氣的導(dǎo)熱性能遠(yuǎn)不如金屬和合金焊料。當(dāng)焊料中存 在空洞時(shí), 芯片與框架的接觸面積和散熱情況將受到影響, 從而 導(dǎo)致芯片局部溫度升高, 此后PN結(jié)的結(jié)溫也同時(shí)升高。由于材 料

2、的最高結(jié)溫是一定的(如硅材料的最高結(jié)溫 Tjm=6400/(10.45+ln), 而PN結(jié)的正向電流與溫度成正比 關(guān)系1 2: oI e (Eg- qV) /kT。 因此, 當(dāng)結(jié)溫升高時(shí), 其結(jié)電流就會(huì)進(jìn)一步加大, 從而將造成惡 性循環(huán)使結(jié)溫超過最高限制值而燒毀芯片。因此, 合理控制裝 配過程中的焊料空洞, 就能提高芯片的散熱性能, 從而使器件的 溫升降低, 工作性能更有保障。 機(jī)理2應(yīng)力裂紋 有學(xué)者利用計(jì)算機(jī)有限元模擬了器件的散熱過程。 o當(dāng)熱傳遞到芯片/焊料界面時(shí)，如果界面接觸良好，熱將直接傳到 散熱片上，散熱片將熱量散發(fā)出去，從而達(dá)到散熱目的。 o當(dāng)焊料中有空洞存在時(shí)，空氣的熱阻擋作用使

3、得此區(qū)域的熱傳導(dǎo) 性能下降，無法散發(fā)出去的熱將積累并聚集在此區(qū)域。經(jīng)過一定 周期的熱循環(huán)之后，熱集中將使此局部區(qū)域溫度升高?？斩粗袣?體的存在會(huì)在熱循環(huán)過程中產(chǎn)生收縮和膨脹的應(yīng)力作用，空洞存 在的地方成為應(yīng)力集中點(diǎn)，并成為產(chǎn)生應(yīng)力裂紋的根本原因。熱 集中加劇了裂紋擴(kuò)展并導(dǎo)致芯片短路，在大電流的沖擊下最終導(dǎo) 致芯片發(fā)生EOS。 o空氣為熱的不良導(dǎo)體 o空洞的存在 熱集中 局部溫度 升高 氣體產(chǎn)生收縮和膨脹應(yīng)力 o應(yīng)力集中 o熱集中 產(chǎn)生應(yīng)力裂紋，裂紋擴(kuò)展 大電流沖擊 芯片發(fā)生EOS 總結(jié) II short o與封裝相關(guān)的失效原因：芯片碎裂、cratering under gate or sour

4、ce wire bonds、濕氣進(jìn)入、gate wire misplaced、ESD等 oOverbonding 芯片內(nèi)部的BPSG甚至Si層被損壞 o芯片碎裂的機(jī)理： 內(nèi)因：芯片本身的強(qiáng)度 外因：應(yīng)力集中 內(nèi)因芯片強(qiáng)度 o芯片強(qiáng)度呈正態(tài)分布，應(yīng)設(shè)法將較低強(qiáng)度的芯片盡早剔 除。 引起應(yīng)力集中的原因 o分層 封裝體中各種材料的熱膨脹系數(shù)不匹配， 瞬間受熱時(shí)引起分層，嚴(yán)重時(shí)引起芯片裂紋。 封裝樹脂耐濕性差，受熱時(shí)水分氣化體 積倍增，使得界面發(fā)生剝離，嚴(yán)重時(shí)引起裂紋 o劃痕 減薄、劃片、裝片過程。 III. 雪崩擊穿 三極管的工作原理 o晶體管：用不同的摻雜方式在同一個(gè)硅片上制造出三個(gè) 摻雜區(qū)域，并

5、形成兩個(gè)PN結(jié)，就構(gòu)成了晶體管. 為電流 控制的器件。 o僅需很小的電流維持基極發(fā)射極的正向偏置，即可開 啟BJT， 在集電極引出端獲得很大的輸出電流。 o晶體管分類：NPN型管和PNP型管 三極管的輸出特性曲線 o輸出特性曲線：描述基極電流IB為一常量時(shí)，集電極電流iC與管壓 降uCE之間的函數(shù)關(guān)系。 o輸出特性可分為三個(gè)區(qū) o截止區(qū)：發(fā)射結(jié)和集電結(jié)均為反向偏置。IE0，IC0， UCEEC，管子失去放大能力。如果把三極管當(dāng)作一個(gè)開關(guān)，這 個(gè)狀態(tài)相當(dāng)于斷開狀態(tài)。 o飽和區(qū)：發(fā)射結(jié)和集電結(jié)均為正向偏置。在飽和區(qū)IC不受IB的控 制，管子失去放大作用，UCE0，IC=ECRC，把三極管當(dāng)作一 個(gè)

6、開關(guān)，這時(shí)開關(guān)處于閉合狀態(tài)。 o放大區(qū)：發(fā)射結(jié)正偏，集電結(jié)反偏。 o在嚴(yán)峻的動(dòng)態(tài)條件下，du/dt通過相應(yīng)電容 引起的橫向電流有可能足夠大。此時(shí)這個(gè)寄 生的雙極性晶體管就會(huì)起動(dòng)，有可能給 MOSFET 帶來損壞。 二極管的工作原理 o穩(wěn)態(tài)下的工作：正向?qū)?，反向截?但當(dāng)其反向電壓大于反向擊穿電壓時(shí)，二極管就會(huì)發(fā)生 擊穿現(xiàn)象。 二極管的擊穿分為雪崩擊穿和齊納擊穿。 導(dǎo)致反向擊穿的一個(gè)機(jī)制是avalanche multiplication o PN結(jié)的動(dòng)態(tài)特性很復(fù)雜，在一段時(shí)間內(nèi)可能會(huì)失去反 向阻斷的功能。 Avalanche multiplication o導(dǎo)致反向擊穿的一個(gè)機(jī)制是avalan

7、che multiplication。考慮 一個(gè)反向偏置的PN結(jié)。耗盡區(qū)隨著偏置上升而加寬，但還不夠 快到阻止電場(chǎng)的加強(qiáng)。強(qiáng)大的電場(chǎng)加速了一些載流子以非常高 的速度穿過耗盡區(qū)。當(dāng)這些載流子碰撞到晶體中的原子時(shí)，他 們撞擊松的價(jià)電子且產(chǎn)生了額外的載流子。因?yàn)橐粋€(gè)載流子能 通過撞擊來產(chǎn)生額外的成千上外的載流子就好像一個(gè)雪球能產(chǎn) 生一場(chǎng)雪崩一樣，所以這個(gè)過程叫avalanche multiplication。 o反向擊穿的另一個(gè)機(jī)制是tunneling。Tunneling是一種量子機(jī) 制過程，它能使粒子在不管有任何障礙存在時(shí)都能移動(dòng)一小段 距離。如果耗盡區(qū)足夠薄，那么載流子就能靠tunneling跳

8、躍 過去。Tunneling電流主要取決于耗盡區(qū)寬度和結(jié)上的電壓差。 Tunneling引起的反向擊穿稱為齊納擊穿。 正常狀態(tài)下的MOSFET特性 oMosfet工作原理 oMosfet的截止?fàn)顟B(tài)：Vgs=0, Vds0,P基區(qū)與N漂移 區(qū)之間P-N結(jié)反偏，漏源（DS）之間無電流通過。 oMosfet的導(dǎo)通狀態(tài)：Vgs0, 當(dāng)VgsVth時(shí)P區(qū)反型， P-N結(jié)消失，漏源導(dǎo)通。 N-ch MOSFET的工作原理 Id-Vds curve MOSFET 雪崩擊穿的微觀分析 o在MOSFET內(nèi)部各層間存在寄生二極管、晶體管（三 極管）器件。 o 導(dǎo)通時(shí)正向電壓門檻電壓 gate oxide下的體表反

9、型 形成溝道 電子從源極 流向漏極（NCH） o漏極寄生二極管的反向漏電流會(huì)在飽和區(qū)產(chǎn)生一個(gè)小的 電流分量。而在穩(wěn)態(tài)時(shí)，寄生二極管、晶體管的影響不 大。 MOSFET 雪崩擊穿的微觀分析Cont oMosfet關(guān)斷 溝道電流（漏極電流） 感性負(fù)載作用，漏極電壓 以維持漏極電流恒定。 在忽略其它原因時(shí)，漏極電流越大電壓會(huì)升高得越快。 如果沒有外部鉗位電路， 漏極電壓將持續(xù)升高 漏極體二極管 雪崩倍增產(chǎn)生載流子 持續(xù)導(dǎo)通模式（Sustaining Mode） 激活寄生晶體管導(dǎo)通 MOSFET低壓大電流狀態(tài) 雪崩擊穿。 Rdson oSolder void/poor die attach 焊錫膏空洞

10、或芯片粘結(jié)不良 oCracks in the solder under the bonds 鍵合引線下方的焊錫膏開裂 oCracks in the bond wires 引線開裂 oCorrosion of the metal 金屬腐蝕（purple plague) Rg-distributed resistence of gate o功率MOSFET的等效電路(equivalent circuit model) 無法直接測(cè)得芯片的Rg, 因?yàn)镃點(diǎn)在芯片的內(nèi) 部，而只能通過測(cè)GS之間的電阻間接獲得。 Rg測(cè)試的基本原理 Gate與source之間是一個(gè) 含有電阻、電容和電感的 series network，LCR表 測(cè)得其凈阻抗Z和相位角， 隨后計(jì)算Rg=Zcos，