微機(jī)原理講義第4章講解

1、微機(jī)原理與接口技術(shù)微機(jī)原理與接口技術(shù) 第四章第四章 存儲(chǔ)器系統(tǒng)存儲(chǔ)器系統(tǒng) 第一節(jié)第一節(jié) 概述概述 在現(xiàn)代計(jì)算機(jī)中，存儲(chǔ)器是核心組成部分之一。因在現(xiàn)代計(jì)算機(jī)中，存儲(chǔ)器是核心組成部分之一。因 為有了它，計(jì)算機(jī)才具有為有了它，計(jì)算機(jī)才具有“記憶記憶”功能，才能把程序及數(shù)功能，才能把程序及數(shù) 據(jù)的代碼保存起來(lái)，才能使計(jì)算機(jī)系統(tǒng)脫離人的干預(yù)，而據(jù)的代碼保存起來(lái)，才能使計(jì)算機(jī)系統(tǒng)脫離人的干預(yù)，而 自動(dòng)完成信息處理的功能。自動(dòng)完成信息處理的功能。 存儲(chǔ)器的性能指標(biāo)有：容量、速度和成本。存儲(chǔ)器的性能指標(biāo)有：容量、速度和成本。 容量容量：存儲(chǔ)器系統(tǒng)的容量越大，表明其能夠保存的信息量：存儲(chǔ)器系統(tǒng)的容量越大，表明其

2、能夠保存的信息量 越多，相應(yīng)計(jì)算機(jī)系統(tǒng)的功能越強(qiáng)；越多，相應(yīng)計(jì)算機(jī)系統(tǒng)的功能越強(qiáng)； 速度速度：一般情況下，相對(duì)于高速：一般情況下，相對(duì)于高速CPU，存儲(chǔ)器的存取速度存儲(chǔ)器的存取速度 總要慢總要慢12個(gè)數(shù)量級(jí)；個(gè)數(shù)量級(jí)； 成本成本：存儲(chǔ)器的位成本也是存儲(chǔ)器的重要性能指標(biāo)。：存儲(chǔ)器的位成本也是存儲(chǔ)器的重要性能指標(biāo)。 從整體看，其速度接近高速緩存的速度，其容量從整體看，其速度接近高速緩存的速度，其容量 接近輔助存儲(chǔ)器的容量，而位成本接近廉價(jià)慢速接近輔助存儲(chǔ)器的容量，而位成本接近廉價(jià)慢速 輔存的平均價(jià)格。輔存的平均價(jià)格。 在計(jì)算機(jī)系統(tǒng)中常采用三級(jí)存儲(chǔ)器結(jié)構(gòu)在計(jì)算機(jī)系統(tǒng)中常采用三級(jí)存儲(chǔ)器結(jié)構(gòu) 存儲(chǔ)器分類

3、存儲(chǔ)器分類 隨著計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展和器件的發(fā)展，存隨著計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展和器件的發(fā)展，存 儲(chǔ)器的種類日益繁多，分類的方法也有很多種。儲(chǔ)器的種類日益繁多，分類的方法也有很多種。 1)按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類 從理論上講，只要有兩個(gè)明顯穩(wěn)定的物理狀態(tài)的器件和介從理論上講，只要有兩個(gè)明顯穩(wěn)定的物理狀態(tài)的器件和介 質(zhì)都能用來(lái)存儲(chǔ)二進(jìn)制信息。質(zhì)都能用來(lái)存儲(chǔ)二進(jìn)制信息。 磁芯存儲(chǔ)器磁芯存儲(chǔ)器 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器 光電存儲(chǔ)器光電存儲(chǔ)器 磁膜，磁泡存儲(chǔ)器磁膜，磁泡存儲(chǔ)器 光盤(pán)存儲(chǔ)器光盤(pán)存儲(chǔ)器 存儲(chǔ)器存儲(chǔ)器 2) 按存取方式分類按存取方式分類 RAM(Rando

4、m Access MemoryRAM(Random Access Memory隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器) )： 通過(guò)指令可以隨機(jī)地、個(gè)別地對(duì)各個(gè)存儲(chǔ)單元進(jìn)通過(guò)指令可以隨機(jī)地、個(gè)別地對(duì)各個(gè)存儲(chǔ)單元進(jìn) 行訪問(wèn)。訪問(wèn)所需時(shí)間基本固定，而與存儲(chǔ)單元行訪問(wèn)。訪問(wèn)所需時(shí)間基本固定，而與存儲(chǔ)單元 地址無(wú)關(guān)。計(jì)算機(jī)的內(nèi)存主要采用隨機(jī)存儲(chǔ)器。地址無(wú)關(guān)。計(jì)算機(jī)的內(nèi)存主要采用隨機(jī)存儲(chǔ)器。 隨機(jī)存儲(chǔ)器多采用隨機(jī)存儲(chǔ)器多采用MOS(MOS(金屬氧化物半導(dǎo)體金屬氧化物半導(dǎo)體) )型半導(dǎo)型半導(dǎo) 體集成電路芯片制成。易失性。體集成電路芯片制成。易失性。 DRAMDRAM（動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器） SRAM

5、SRAM（靜態(tài)隨機(jī)存取存儲(chǔ)器）靜態(tài)隨機(jī)存取存儲(chǔ)器） ROMROM（Read Only MemoryRead Only Memory只讀存儲(chǔ)器）只讀存儲(chǔ)器） 只能讀出不能寫(xiě)入的存儲(chǔ)器，它通常用來(lái)存放固只能讀出不能寫(xiě)入的存儲(chǔ)器，它通常用來(lái)存放固 定不變的程序、漢字字型庫(kù)、字符及圖形符號(hào)等定不變的程序、漢字字型庫(kù)、字符及圖形符號(hào)等 。由于它和。由于它和RAMRAM分享主存的地址空間，所以仍屬于分享主存的地址空間，所以仍屬于 主存的一部分。主存的一部分。 Mask ROMMask ROM（掩膜掩膜ROMROM） PROMPROM（Programmable ROMProgrammable ROM）和和E

6、PROMEPROM（ Erasable Programmable ROMErasable Programmable ROM） Flash ROMFlash ROM（快擦除快擦除ROMROM，或閃速存儲(chǔ)器）或閃速存儲(chǔ)器） 3) 按在計(jì)算機(jī)中的作用分類按在計(jì)算機(jī)中的作用分類 可分為主存可分為主存(內(nèi)存內(nèi)存), 輔存輔存(外存外存), 緩沖存儲(chǔ)器等。主緩沖存儲(chǔ)器等。主 存速度快，容量小，位價(jià)格較高；輔存速度慢，存速度快，容量小，位價(jià)格較高；輔存速度慢， 容量大，位價(jià)格低；緩沖存儲(chǔ)器用在兩個(gè)不同工容量大，位價(jià)格低；緩沖存儲(chǔ)器用在兩個(gè)不同工 作速度的部件之間作速度的部件之間, 在交換信息過(guò)程中起緩沖作用

7、。在交換信息過(guò)程中起緩沖作用。 半導(dǎo)體半導(dǎo)體 存儲(chǔ)器存儲(chǔ)器 只只 讀讀 存儲(chǔ)器存儲(chǔ)器 ROM 隨機(jī)存隨機(jī)存 取存儲(chǔ)取存儲(chǔ) 器器RAM 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器SRAM（高速）高速） 動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM（低速）低速） 掩膜掩膜ROM（Mask ROM） 可編程可編程ROM（PROM） 可擦除可擦除PROM（EPROM） 快擦除存儲(chǔ)器（快擦除存儲(chǔ)器（Flash ROM） （用于（用于Cache） （用于主存儲(chǔ)器）（用于主存儲(chǔ)器） （BIOS存儲(chǔ)器）存儲(chǔ)器） 主存儲(chǔ)器主存儲(chǔ)器 RAM ROM 快擦型存儲(chǔ)器快擦型存儲(chǔ)器 輔助存儲(chǔ)器輔助存儲(chǔ)器 緩沖存儲(chǔ)器緩沖存儲(chǔ)器 存儲(chǔ)器存儲(chǔ)器 雙

8、極型半導(dǎo)體存儲(chǔ)器雙極型半導(dǎo)體存儲(chǔ)器 MOS存儲(chǔ)器存儲(chǔ)器(動(dòng)態(tài)動(dòng)態(tài), 靜態(tài)靜態(tài)) 可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器PROM 可擦除可編程只讀存儲(chǔ)器可擦除可編程只讀存儲(chǔ)器 EPROM,EEPROM 掩膜型只讀存儲(chǔ)器掩膜型只讀存儲(chǔ)器MROM 磁盤(pán)存儲(chǔ)器磁盤(pán)存儲(chǔ)器 磁帶存儲(chǔ)器磁帶存儲(chǔ)器 光盤(pán)存儲(chǔ)器光盤(pán)存儲(chǔ)器 一般使用一般使用DRAMDRAM芯片組成芯片組成 存儲(chǔ)容量存儲(chǔ)容量 含義：指存儲(chǔ)器所包含的存儲(chǔ)單元的總數(shù)含義：指存儲(chǔ)器所包含的存儲(chǔ)單元的總數(shù) 單位：?jiǎn)挝唬篗BMB（1MB1MB2 220 20字節(jié)）或 字節(jié)）或GBGB（1GB1GB2 230 30字節(jié)） 字節(jié)） 每個(gè)存儲(chǔ)單元（一個(gè)字節(jié)）都有一個(gè)地

9、址，每個(gè)存儲(chǔ)單元（一個(gè)字節(jié)）都有一個(gè)地址，CPUCPU按地址按地址 對(duì)存儲(chǔ)器進(jìn)行訪問(wèn)對(duì)存儲(chǔ)器進(jìn)行訪問(wèn) 存取時(shí)間存取時(shí)間 含義：在存儲(chǔ)器地址被選定后，存儲(chǔ)器讀出數(shù)據(jù)并送到含義：在存儲(chǔ)器地址被選定后，存儲(chǔ)器讀出數(shù)據(jù)并送到 CPUCPU（或者是把或者是把CPUCPU數(shù)據(jù)寫(xiě)入存儲(chǔ)器）所需要的時(shí)間數(shù)據(jù)寫(xiě)入存儲(chǔ)器）所需要的時(shí)間 單位：?jiǎn)挝唬簄sns（1ns = 101ns = 10-9 -9秒） 秒） 主存儲(chǔ)器主存儲(chǔ)器 存儲(chǔ)器體系結(jié)構(gòu)存儲(chǔ)器體系結(jié)構(gòu) 在微型機(jī)系統(tǒng)中，存儲(chǔ)器是很重要的組成部在微型機(jī)系統(tǒng)中，存儲(chǔ)器是很重要的組成部 分，雖然存儲(chǔ)器的種類很多，但它們?cè)谙到y(tǒng)中的分，雖然存儲(chǔ)器的種類很多，但它們?cè)谙到y(tǒng)

10、中的 整體結(jié)構(gòu)及讀寫(xiě)的工作過(guò)程是基本相同的。一般整體結(jié)構(gòu)及讀寫(xiě)的工作過(guò)程是基本相同的。一般 情況下，一個(gè)存儲(chǔ)器系統(tǒng)由以下幾部分構(gòu)成。情況下，一個(gè)存儲(chǔ)器系統(tǒng)由以下幾部分構(gòu)成。 1) 基本存儲(chǔ)單元基本存儲(chǔ)單元 一個(gè)基本存儲(chǔ)單元可以存放一位二進(jìn)制信息，一個(gè)基本存儲(chǔ)單元可以存放一位二進(jìn)制信息， 其內(nèi)部有兩個(gè)穩(wěn)定且互相對(duì)立的狀態(tài)，并能夠在其內(nèi)部有兩個(gè)穩(wěn)定且互相對(duì)立的狀態(tài)，并能夠在 外部對(duì)其狀態(tài)進(jìn)行識(shí)別和改變。外部對(duì)其狀態(tài)進(jìn)行識(shí)別和改變。 雙穩(wěn)電路雙穩(wěn)電路(高，低電平高，低電平); 磁化單元磁化單元(正向，反向正向，反向) 2) 存儲(chǔ)體存儲(chǔ)體 一個(gè)基本存儲(chǔ)單元只能保存一位二進(jìn)制信息，一個(gè)基本存儲(chǔ)單元只能保

11、存一位二進(jìn)制信息， 若要存放若要存放MN個(gè)二進(jìn)制信息，就要用個(gè)二進(jìn)制信息，就要用MN個(gè)基個(gè)基 本存儲(chǔ)單元，它們按一定的規(guī)則排列起來(lái)，這些本存儲(chǔ)單元，它們按一定的規(guī)則排列起來(lái)，這些 由基本存儲(chǔ)單元所構(gòu)成的陣列稱為存儲(chǔ)體或存儲(chǔ)由基本存儲(chǔ)單元所構(gòu)成的陣列稱為存儲(chǔ)體或存儲(chǔ) 矩陣。矩陣。 微機(jī)系統(tǒng)的內(nèi)存是按字節(jié)組織的，每個(gè)字節(jié)由微機(jī)系統(tǒng)的內(nèi)存是按字節(jié)組織的，每個(gè)字節(jié)由 8個(gè)基本的存儲(chǔ)單元構(gòu)成，能存放個(gè)基本的存儲(chǔ)單元構(gòu)成，能存放8位二進(jìn)制信息，位二進(jìn)制信息， CPU把這把這8位二進(jìn)制信息作為一個(gè)整體來(lái)進(jìn)行處理。位二進(jìn)制信息作為一個(gè)整體來(lái)進(jìn)行處理。 3) 地址譯碼器地址譯碼器 由于存儲(chǔ)器系統(tǒng)是由許多存儲(chǔ)單元

12、構(gòu)成的，由于存儲(chǔ)器系統(tǒng)是由許多存儲(chǔ)單元構(gòu)成的， 每個(gè)存儲(chǔ)單元存放每個(gè)存儲(chǔ)單元存放8位二進(jìn)制信息，每個(gè)存儲(chǔ)單元位二進(jìn)制信息，每個(gè)存儲(chǔ)單元 都用不同的地址加以區(qū)分。都用不同的地址加以區(qū)分。CPU要對(duì)某個(gè)存儲(chǔ)單要對(duì)某個(gè)存儲(chǔ)單 元進(jìn)行讀元進(jìn)行讀/寫(xiě)操作，必須先通過(guò)地址總線，向存儲(chǔ)寫(xiě)操作，必須先通過(guò)地址總線，向存儲(chǔ) 器系統(tǒng)發(fā)出所需訪問(wèn)的存儲(chǔ)單元的地址碼。器系統(tǒng)發(fā)出所需訪問(wèn)的存儲(chǔ)單元的地址碼。地址地址 譯碼器的作用是用來(lái)接受譯碼器的作用是用來(lái)接受CPU送來(lái)的地址信號(hào)并送來(lái)的地址信號(hào)并 對(duì)它們進(jìn)行譯碼，選擇與地址碼相對(duì)應(yīng)的存儲(chǔ)單對(duì)它們進(jìn)行譯碼，選擇與地址碼相對(duì)應(yīng)的存儲(chǔ)單 元，以便對(duì)該單元進(jìn)行操作元，以便對(duì)該

13、單元進(jìn)行操作。 地址譯碼有兩種方式：?jiǎn)巫g碼和雙譯碼。地址譯碼有兩種方式：?jiǎn)巫g碼和雙譯碼。 內(nèi)存儲(chǔ)器結(jié)構(gòu)與工作過(guò)程示意圖內(nèi)存儲(chǔ)器結(jié)構(gòu)與工作過(guò)程示意圖 00000000000000000000000000000001 10110111 Write信號(hào)信號(hào) 內(nèi)存內(nèi)存 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 有有n根地址線，最多可選通根地址線，最多可選通2n個(gè)地址個(gè)地址 單譯碼：適用于小容量存儲(chǔ)器，存儲(chǔ)器線性排列，單譯碼：適用于小容量存儲(chǔ)器，存儲(chǔ)器線性排列， 以字選擇線來(lái)選擇某個(gè)字的所有

14、位以字選擇線來(lái)選擇某個(gè)字的所有位，特點(diǎn)是譯碼，特點(diǎn)是譯碼 輸出線較多。當(dāng)?shù)刂反a有輸出線較多。當(dāng)?shù)刂反a有10根時(shí)，有根時(shí)，有2101024根根 輸出線，分別控制輸出線，分別控制1024條字選擇線。條字選擇線。 雙譯碼：存儲(chǔ)器以矩陣的形式排列，雙譯碼：存儲(chǔ)器以矩陣的形式排列，將地址線分將地址線分 成兩部分，對(duì)應(yīng)的地址譯碼器也是兩部分，即行成兩部分，對(duì)應(yīng)的地址譯碼器也是兩部分，即行 譯碼器和列譯碼器譯碼器和列譯碼器，行譯碼器輸出行地址選擇信，行譯碼器輸出行地址選擇信 號(hào)，列譯碼器輸出列地址選擇信號(hào)，行列選擇線號(hào)，列譯碼器輸出列地址選擇信號(hào)，行列選擇線 交叉處即為選中的內(nèi)存單元。其特點(diǎn)是譯碼輸出交叉處

15、即為選中的內(nèi)存單元。其特點(diǎn)是譯碼輸出 線較少，適合于較大的存儲(chǔ)器系統(tǒng)。線較少，適合于較大的存儲(chǔ)器系統(tǒng)。 例，將例，將n根地址線分成根地址線分成MN，相應(yīng)的存儲(chǔ)單元為相應(yīng)的存儲(chǔ)單元為 2M2N, 地址選擇線共有地址選擇線共有2M+2N條條, 大大小于大大小于2n條。條。 存存儲(chǔ)儲(chǔ) 單單元元 列列譯譯碼碼器器 N根根 M根根 n根根 行行 譯譯 碼碼 器器 2M選擇線選擇線 2N選擇線選擇線 4) 片選與讀寫(xiě)控制信號(hào)片選與讀寫(xiě)控制信號(hào) 片選信號(hào)用以實(shí)現(xiàn)芯片的選擇，對(duì)于一個(gè)芯片選信號(hào)用以實(shí)現(xiàn)芯片的選擇，對(duì)于一個(gè)芯 片來(lái)說(shuō)，只有片選信號(hào)有效，才能對(duì)其進(jìn)行讀寫(xiě)片來(lái)說(shuō)，只有片選信號(hào)有效，才能對(duì)其進(jìn)行讀寫(xiě)

16、操作。應(yīng)首先使芯片的片選信號(hào)有效操作。應(yīng)首先使芯片的片選信號(hào)有效(大地址大地址)，才，才 能選擇其中的存儲(chǔ)單元進(jìn)行操作。能選擇其中的存儲(chǔ)單元進(jìn)行操作。 讀寫(xiě)控制信號(hào)用來(lái)實(shí)現(xiàn)對(duì)存儲(chǔ)器中數(shù)據(jù)的流讀寫(xiě)控制信號(hào)用來(lái)實(shí)現(xiàn)對(duì)存儲(chǔ)器中數(shù)據(jù)的流 向的控制。向的控制。 b7b6b0 b0b6b7 數(shù)數(shù)據(jù)據(jù)總總線線 DB b0b6b7 b7b6b0 b0b6b7 RD(讀讀) WR(寫(xiě)寫(xiě)) 譯譯 碼碼 器器 地地址址總總線線 AB 1 2 3 4 5 輸出地址輸出地址 地址選通地址選通 讀信號(hào)有效讀信號(hào)有效 數(shù)據(jù)從內(nèi)存輸出數(shù)據(jù)從內(nèi)存輸出 數(shù)據(jù)上數(shù)據(jù)總線數(shù)據(jù)上數(shù)據(jù)總線 b7b6b0 b0b6b7 數(shù)數(shù)據(jù)據(jù)總總線線

17、DB b0b6b7 b7b6b0 b0b6b7 RD(讀讀) WR(寫(xiě)寫(xiě)) 譯譯 碼碼 器器 地地址址總總線線 AB 1 2 3 4 5 輸出地址輸出地址 地址選通地址選通 寫(xiě)信號(hào)有效寫(xiě)信號(hào)有效 數(shù)據(jù)進(jìn)入內(nèi)存數(shù)據(jù)進(jìn)入內(nèi)存 數(shù)據(jù)從數(shù)據(jù)從CPU上數(shù)據(jù)總線上數(shù)據(jù)總線 I/O電路位于系統(tǒng)數(shù)據(jù)總線與被選中的存儲(chǔ)單元之間，電路位于系統(tǒng)數(shù)據(jù)總線與被選中的存儲(chǔ)單元之間， 用來(lái)控制信息的讀出與寫(xiě)入，必要時(shí)，還可包含對(duì)用來(lái)控制信息的讀出與寫(xiě)入，必要時(shí)，還可包含對(duì)I/O信信 號(hào)的驅(qū)動(dòng)及放大處理功能。號(hào)的驅(qū)動(dòng)及放大處理功能。 5) I/O電路電路 6) 集電極開(kāi)路或三態(tài)輸出緩沖器集電極開(kāi)路或三態(tài)輸出緩沖器 為了擴(kuò)充存

18、儲(chǔ)器系統(tǒng)的容量，常常需要將幾片為了擴(kuò)充存儲(chǔ)器系統(tǒng)的容量，常常需要將幾片RAM 芯片的數(shù)據(jù)線并聯(lián)使用或與雙向的數(shù)據(jù)線相連，這就要用芯片的數(shù)據(jù)線并聯(lián)使用或與雙向的數(shù)據(jù)線相連，這就要用 到集電極開(kāi)路或三態(tài)緩沖器。到集電極開(kāi)路或三態(tài)緩沖器。 7) 其他外圍電路其他外圍電路 對(duì)不同類型的存儲(chǔ)器系統(tǒng)，有時(shí)需要一些特殊的外圍對(duì)不同類型的存儲(chǔ)器系統(tǒng)，有時(shí)需要一些特殊的外圍 電路，如動(dòng)態(tài)刷新電路等。電路，如動(dòng)態(tài)刷新電路等。 第二節(jié)第二節(jié) 讀寫(xiě)存儲(chǔ)器讀寫(xiě)存儲(chǔ)器RAMRAM 在微機(jī)系統(tǒng)的工作過(guò)程中可以隨時(shí)地對(duì)其中的各在微機(jī)系統(tǒng)的工作過(guò)程中可以隨時(shí)地對(duì)其中的各 個(gè)存儲(chǔ)單元進(jìn)行讀個(gè)存儲(chǔ)單元進(jìn)行讀/寫(xiě)操作。寫(xiě)操作。 一、

19、一、 靜態(tài)靜態(tài)RAM 1) 基本存儲(chǔ)單元基本存儲(chǔ)單元 AB Vcc(+5V) T3T4 T1T2 T1，T2控制管控制管 T3，T4負(fù)載管負(fù)載管 T1截止，截止，A=1(高電平高電平) T2導(dǎo)通，導(dǎo)通，B=0(低電平低電平) T1導(dǎo)通，導(dǎo)通，A=0(低電平低電平) T2截止，截止，B=1(高電平高電平) 雙穩(wěn)雙穩(wěn) 電路電路 AB Vcc(+5V) T3T4 T1T2 T5T6 T8T7 0D0D )/(OI )/(OI X地地址址 譯譯碼碼線線 接接Y地地址址譯譯碼碼線線 寫(xiě)過(guò)程寫(xiě)過(guò)程 1) X譯碼線為高譯碼線為高, T5, T6導(dǎo)通；導(dǎo)通； 2) Y譯碼線為高譯碼線為高, T7, T8導(dǎo)通導(dǎo)

20、通; 3) 數(shù)據(jù)信號(hào)從兩邊數(shù)據(jù)信號(hào)從兩邊 I/O輸入輸入, 使使T1,T2 分別導(dǎo)通或截止；分別導(dǎo)通或截止； 4) X, Y譯碼信號(hào)消失譯碼信號(hào)消失, 存儲(chǔ)單元狀態(tài)穩(wěn)定存儲(chǔ)單元狀態(tài)穩(wěn)定 保持。保持。 T7, T8是公用的，不屬是公用的，不屬 于具體的存儲(chǔ)單元。于具體的存儲(chǔ)單元。 AB Vcc(+5V) T3T4 T1T2 T5T6 T8T7 0D0D )/(OI )/(OI X地地址址 譯譯碼碼線線 接接Y地地址址譯譯碼碼線線 讀過(guò)程讀過(guò)程 1) X譯碼線為高譯碼線為高, T5, T6導(dǎo)通；導(dǎo)通； 2) Y譯碼線為高譯碼線為高, T7, T8導(dǎo)通導(dǎo)通; 3) 數(shù)據(jù)信號(hào)從數(shù)據(jù)信號(hào)從A, B 輸出

21、輸出, 送至兩邊的送至兩邊的 I/O線上，驅(qū)動(dòng)差線上，驅(qū)動(dòng)差 動(dòng)放大器，判斷動(dòng)放大器，判斷 信號(hào)值；信號(hào)值；4) X, Y譯碼信號(hào)消失譯碼信號(hào)消失, 存儲(chǔ)單元存儲(chǔ)單元 狀態(tài)保持不變。狀態(tài)保持不變。 2) 靜態(tài)靜態(tài)RAM存儲(chǔ)芯片存儲(chǔ)芯片Intel2114 Intel2114是一種是一種1K4的靜態(tài)存儲(chǔ)芯片，其最的靜態(tài)存儲(chǔ)芯片，其最 基本的存儲(chǔ)單元是六管存儲(chǔ)電路?；镜拇鎯?chǔ)單元是六管存儲(chǔ)電路。10位地址線，位地址線， 4位數(shù)據(jù)線。位數(shù)據(jù)線。 有有1024個(gè)個(gè)4bit的存儲(chǔ)單元。的存儲(chǔ)單元。4096個(gè)基本存儲(chǔ)電個(gè)基本存儲(chǔ)電 路，排列形式為路，排列形式為6464，存儲(chǔ)單元的排列形式是，存儲(chǔ)單元的排列形

22、式是 6416，6根地址線用于行譯碼，根地址線用于行譯碼，4根用于列譯碼，根用于列譯碼， 即每行中每即每行中每4個(gè)基本存儲(chǔ)電路是同一地址，但分個(gè)基本存儲(chǔ)電路是同一地址，但分 別接不同的別接不同的I/O線。線。 6464 存存儲(chǔ)儲(chǔ)矩矩陣陣 行行 選選 擇擇 輸輸入入 數(shù)數(shù)據(jù)據(jù) 控控制制 列列I/O電電路路 列列選選擇擇 A0A2A1A9 A3 A4 A5 A6 A7 A8 I/O0 I/O1 I/O2 I/O3 CS WR VCC GND CS為高電平，封鎖與為高電平，封鎖與 門(mén)，使輸入輸出緩沖門(mén)，使輸入輸出緩沖 器高阻，數(shù)據(jù)不能進(jìn)器高阻，數(shù)據(jù)不能進(jìn) 行讀寫(xiě)操作。行讀寫(xiě)操作。 CS為低電平，為低

23、電平，WR 為高電平，讀控制為高電平，讀控制 線有效，數(shù)據(jù)從存線有效，數(shù)據(jù)從存 儲(chǔ)器流向數(shù)據(jù)總線。儲(chǔ)器流向數(shù)據(jù)總線。 讀控制線讀控制線 寫(xiě)控制線寫(xiě)控制線 CS為低電平，為低電平，WR為低電為低電 平，寫(xiě)控制線有效，數(shù)據(jù)平，寫(xiě)控制線有效，數(shù)據(jù) 從數(shù)據(jù)總線流向存儲(chǔ)器。從數(shù)據(jù)總線流向存儲(chǔ)器。 9GND18 1A6 2A5 A43 A34 18 17 16 15 VCC A7 A8 A9 5A0 6A1 A27 8 14 13 12 11 I/O0 I/O1 I/O2 I/O3CS WR Intel 2114引腳圖引腳圖 A0A9:地址信號(hào)地址信號(hào)輸入，輸入， 選通選通1024個(gè)地址單元個(gè)地址單元。

24、I/O0I/O3:數(shù)據(jù)信號(hào)數(shù)據(jù)信號(hào)雙向，雙向， 每個(gè)地址單元每個(gè)地址單元4位二進(jìn)制位二進(jìn)制。 CS：片選，低電平有效，有效 ：片選，低電平有效，有效 時(shí)才能對(duì)芯片操作。時(shí)才能對(duì)芯片操作。 WR ：讀：讀/寫(xiě)控制線，寫(xiě)控制線，低電平時(shí)，數(shù)據(jù)由數(shù)據(jù)總線低電平時(shí)，數(shù)據(jù)由數(shù)據(jù)總線 寫(xiě)入存儲(chǔ)器寫(xiě)入存儲(chǔ)器；高電平時(shí)，數(shù)據(jù)由存儲(chǔ)器輸出高電平時(shí)，數(shù)據(jù)由存儲(chǔ)器輸出 至數(shù)據(jù)總線至數(shù)據(jù)總線。 二、二、 動(dòng)態(tài)動(dòng)態(tài)RAM 1) 基本存儲(chǔ)單元基本存儲(chǔ)單元 字選線字選線 數(shù)據(jù)線數(shù)據(jù)線 T1 C ES D ES CD 由由T1與與C構(gòu)成，當(dāng)構(gòu)成，當(dāng)C充有充有 電荷，存儲(chǔ)單元為電荷，存儲(chǔ)單元為1，反，反 之為之為0。依靠依靠C

25、的充放電原的充放電原 理來(lái)保存信息。理來(lái)保存信息。 寫(xiě)操作寫(xiě)操作：字選線為高，：字選線為高，T1 導(dǎo)通，數(shù)據(jù)信息通過(guò)數(shù)據(jù)導(dǎo)通，數(shù)據(jù)信息通過(guò)數(shù)據(jù) 線進(jìn)入存儲(chǔ)單元；線進(jìn)入存儲(chǔ)單元； 讀操作：讀操作：字選線為高，字選線為高，T1 導(dǎo)通，導(dǎo)通，C上的電荷輸出到數(shù)上的電荷輸出到數(shù) 據(jù)線上。據(jù)線上。 分布分布 電容電容 電容電容C上的電荷會(huì)泄漏，上的電荷會(huì)泄漏， 所以要定時(shí)對(duì)存儲(chǔ)單元進(jìn)所以要定時(shí)對(duì)存儲(chǔ)單元進(jìn) 行刷新操作，補(bǔ)充電荷。行刷新操作，補(bǔ)充電荷。 2) 動(dòng)態(tài)動(dòng)態(tài)RAM存儲(chǔ)芯片存儲(chǔ)芯片Intel2164A Intel2164A是一種是一種64K1的動(dòng)態(tài)存儲(chǔ)芯片，其最基本的動(dòng)態(tài)存儲(chǔ)芯片，其最基本 的存儲(chǔ)

26、單元是單管存儲(chǔ)電路。的存儲(chǔ)單元是單管存儲(chǔ)電路。8位地址線，位地址線，1位數(shù)據(jù)線位數(shù)據(jù)線。 存儲(chǔ)單元為存儲(chǔ)單元為641024個(gè)，應(yīng)該有個(gè)，應(yīng)該有16根地址線選擇唯一根地址線選擇唯一 的存儲(chǔ)單元，由于封裝的限制，該芯片只有的存儲(chǔ)單元，由于封裝的限制，該芯片只有8位數(shù)據(jù)線引位數(shù)據(jù)線引 腳，腳，所以所以16位地址信息分兩次進(jìn)行接收位地址信息分兩次進(jìn)行接收，相應(yīng)的分別有，相應(yīng)的分別有行行 選通選通和和列選通列選通加以協(xié)調(diào)，在芯片內(nèi)部，加以協(xié)調(diào)，在芯片內(nèi)部，還有還有8位地址鎖存位地址鎖存 器對(duì)一次輸入的器對(duì)一次輸入的8位地址進(jìn)行保存位地址進(jìn)行保存。 由于有由于有8位行地址選擇線，位行地址選擇線，8位列地址

27、選擇線，所以存位列地址選擇線，所以存 儲(chǔ)體為儲(chǔ)體為256256，分成，分成4個(gè)個(gè)128128的存儲(chǔ)陣列。每存儲(chǔ)的存儲(chǔ)陣列。每存儲(chǔ) 陣列內(nèi)的存儲(chǔ)單元用陣列內(nèi)的存儲(chǔ)單元用7位行列地址唯一選擇，再用剩下的位行列地址唯一選擇，再用剩下的1 位行列地址控制位行列地址控制I/O口進(jìn)行口進(jìn)行4選選1。 1/128行、列譯碼器行、列譯碼器：分別用來(lái)接收：分別用來(lái)接收7位的行、列地址，經(jīng)位的行、列地址，經(jīng) 譯碼后，從譯碼后，從128128個(gè)存儲(chǔ)單元中選擇出一個(gè)確定的存儲(chǔ)個(gè)存儲(chǔ)單元中選擇出一個(gè)確定的存儲(chǔ) 單元，以便進(jìn)行讀寫(xiě)操作。單元，以便進(jìn)行讀寫(xiě)操作。4個(gè)存儲(chǔ)單元選中后，經(jīng)過(guò)個(gè)存儲(chǔ)單元選中后，經(jīng)過(guò)1位位 行列地址

28、譯碼，通過(guò)行列地址譯碼，通過(guò)I/O門(mén)選擇門(mén)選擇1位輸入輸出位輸入輸出。 128 128 存存儲(chǔ)儲(chǔ)矩矩陣陣 128 讀讀出出放放大大器器 1/2 (1/128 列列譯譯碼碼器器) 128 128 存存儲(chǔ)儲(chǔ)矩矩陣陣 128 讀讀出出放放大大器器 1/128行行 譯譯碼碼器器 1/128行行 譯譯碼碼器器 128 128 存存儲(chǔ)儲(chǔ)矩矩陣陣 128 讀讀出出放放大大器器 1/2 (1/128 列列譯譯碼碼器器) 128 128 存存儲(chǔ)儲(chǔ)矩矩陣陣 128 讀讀出出放放大大器器 8 位位 地地 址址 鎖鎖存存器器 A0 A1 A2 A3 A4 A5 A6 A7 1/4 I/O門(mén)門(mén) 輸輸出出 緩緩沖沖器器

29、Dout 行行時(shí)時(shí)鐘鐘 緩緩沖沖器器 列列時(shí)時(shí)鐘鐘 緩緩沖沖器器 寫(xiě)寫(xiě)允允許許時(shí)時(shí) 鐘鐘緩緩沖沖器器 數(shù)數(shù)據(jù)據(jù)輸輸入入 緩緩沖沖器器 WE RAS CAS DIN VDD VSS 由列選通由列選通 控制輸出控制輸出 128 128 存存儲(chǔ)儲(chǔ)矩矩陣陣 128 讀讀出出放放大大器器 1/2 (1/128 列列譯譯碼碼器器) 128 128 存存儲(chǔ)儲(chǔ)矩矩陣陣 128 讀讀出出放放大大器器 1/128行行 譯譯碼碼器器 1/128行行 譯譯碼碼器器 128 128 存存儲(chǔ)儲(chǔ)矩矩陣陣 128 讀讀出出放放大大器器 1/2 (1/128 列列譯譯碼碼器器) 128 128 存存儲(chǔ)儲(chǔ)矩矩陣陣 128 讀讀出

30、出放放大大器器 8 位位 地地 址址 鎖鎖存存器器 A0 A1 A2 A3 A4 A5 A6 A7 1/4 I/O門(mén)門(mén) 輸輸出出 緩緩沖沖器器 Dout 行行時(shí)時(shí)鐘鐘 緩緩沖沖器器 列列時(shí)時(shí)鐘鐘 緩緩沖沖器器 寫(xiě)寫(xiě)允允許許時(shí)時(shí) 鐘鐘緩緩沖沖器器 數(shù)數(shù)據(jù)據(jù)輸輸入入 緩緩沖沖器器 WE RAS CAS DIN VDD VSS 行、列時(shí)鐘緩沖器行、列時(shí)鐘緩沖器：用以協(xié)調(diào)行、列地址的選通信號(hào)：用以協(xié)調(diào)行、列地址的選通信號(hào) 128讀出放大器讀出放大器：與：與4個(gè)個(gè)128128存儲(chǔ)陣列相對(duì)應(yīng)，接收存儲(chǔ)陣列相對(duì)應(yīng)，接收行行 地址選通的地址選通的4128個(gè)存儲(chǔ)單元的信息個(gè)存儲(chǔ)單元的信息，經(jīng)放大，經(jīng)放大(刷新刷

31、新)后，后， 再寫(xiě)回原存儲(chǔ)單元。再寫(xiě)回原存儲(chǔ)單元。 Intel2164A的外部結(jié)構(gòu)的外部結(jié)構(gòu) 1N/C 2DIN 3 4 16 15 14 13 CSS DOUT A6 5A0 6A2 A17 8 12 11 10 9 A3 A4 A5 A7 WR RAS V VD DD D CAS A0A7:地址信號(hào)地址信號(hào)輸入，輸入，分時(shí)分時(shí) 接收接收CPU選送的行、列地址選送的行、列地址。 DIN : 數(shù)據(jù)輸入引腳數(shù)據(jù)輸入引腳 DOUT:數(shù)據(jù)輸出引腳數(shù)據(jù)輸出引腳 RAS ：行地址選通行地址選通，低電平有效，有效時(shí)表明芯片當(dāng)，低電平有效，有效時(shí)表明芯片當(dāng) 前接收的是行地址。前接收的是行地址。 :讀讀/寫(xiě)控

32、制線寫(xiě)控制線, 低電平時(shí)低電平時(shí), 寫(xiě)操作寫(xiě)操作；高電平時(shí)高電平時(shí), 讀操作讀操作。WR CAS ：列列地址選通，低電平有效，有效時(shí)表明芯片當(dāng)?shù)刂愤x通，低電平有效，有效時(shí)表明芯片當(dāng) 前接收的是前接收的是列列地址。地址。此時(shí)，此時(shí)， 應(yīng)為低電平。應(yīng)為低電平。 RAS N/C: 未用引腳未用引腳 Intel2164A的工作方式和及其時(shí)序關(guān)系：的工作方式和及其時(shí)序關(guān)系：讀操作讀操作 tRAS RAS CAS 地地址址 行行地地址址 列列地地址址 tASCtASR 有有效效數(shù)數(shù)據(jù)據(jù)輸輸出出 tCAC tRAC 高高阻阻狀狀態(tài)態(tài) WR DOUT 行地址領(lǐng)先于行選通先有效，行選通后將行地址鎖存，然行地址領(lǐng)

33、先于行選通先有效，行選通后將行地址鎖存，然 后列地址上地址線，列地址選通鎖存。讀寫(xiě)信號(hào)為高電平，后列地址上地址線，列地址選通鎖存。讀寫(xiě)信號(hào)為高電平， 控制數(shù)據(jù)從存儲(chǔ)單元輸出到控制數(shù)據(jù)從存儲(chǔ)單元輸出到DOUT。 寫(xiě)操作：寫(xiě)操作： tRAS RAS CAS 地地址址 行行地地址址 列列地地址址 tASCtASR 有有效效數(shù)數(shù)據(jù)據(jù)輸輸入入 tWCS tDH 高高阻阻狀狀態(tài)態(tài) WR DIN tDS DOUT 對(duì)行、列選通信號(hào)要求不變。寫(xiě)信號(hào)先于列選通有效，寫(xiě)對(duì)行、列選通信號(hào)要求不變。寫(xiě)信號(hào)先于列選通有效，寫(xiě) 入的數(shù)據(jù)信息必須在列選通有效前送入入的數(shù)據(jù)信息必須在列選通有效前送入DIN，且在列選通且在列選

34、通 有效后，繼續(xù)保持一段時(shí)間，才能保證數(shù)據(jù)能正確寫(xiě)入。有效后，繼續(xù)保持一段時(shí)間，才能保證數(shù)據(jù)能正確寫(xiě)入。 讀改寫(xiě)操作：讀改寫(xiě)操作： 在指令中，在指令中，常常需要對(duì)指定單元的內(nèi)容讀出并修常常需要對(duì)指定單元的內(nèi)容讀出并修 改后寫(xiě)回到原單元中改后寫(xiě)回到原單元中，這種指令稱為讀改寫(xiě)，這種指令稱為讀改寫(xiě) 指令。如：指令。如： AND BX, AX ADD SI, BX 為了加快操作速度，在動(dòng)態(tài)存儲(chǔ)器中專門(mén)設(shè)計(jì)了為了加快操作速度，在動(dòng)態(tài)存儲(chǔ)器中專門(mén)設(shè)計(jì)了 針對(duì)讀改寫(xiě)指令的時(shí)序，遇到讀改寫(xiě)指針對(duì)讀改寫(xiě)指令的時(shí)序，遇到讀改寫(xiě)指 令，存儲(chǔ)器自動(dòng)用該時(shí)序進(jìn)行操作。令，存儲(chǔ)器自動(dòng)用該時(shí)序進(jìn)行操作。 tRAS RAS

35、 CAS 地地址址 行行地地址址 列列地地址址 tCRW tASR 有有效效數(shù)數(shù)據(jù)據(jù)輸輸出出 tCRP tCAC 高高阻阻狀狀態(tài)態(tài) WR DIN 有有效效 tCWD DOUT tOFF 類似于讀操作和寫(xiě)操作的結(jié)合，在行選通和列選通類似于讀操作和寫(xiě)操作的結(jié)合，在行選通和列選通 同時(shí)有效的情況下，同時(shí)有效的情況下，寫(xiě)信號(hào)高電平，先讀出寫(xiě)信號(hào)高電平，先讀出，在，在CPU內(nèi)修內(nèi)修 改后，改后，寫(xiě)信號(hào)變低，再實(shí)現(xiàn)寫(xiě)入寫(xiě)信號(hào)變低，再實(shí)現(xiàn)寫(xiě)入。 刷新操作：刷新操作： 由于存儲(chǔ)單元中存儲(chǔ)信息的電容上的電荷會(huì)泄由于存儲(chǔ)單元中存儲(chǔ)信息的電容上的電荷會(huì)泄 漏，所以要在一定的時(shí)間內(nèi)漏，所以要在一定的時(shí)間內(nèi)，對(duì)存儲(chǔ)單元

36、進(jìn)行刷對(duì)存儲(chǔ)單元進(jìn)行刷 新操作，補(bǔ)充電荷。芯片內(nèi)部有新操作，補(bǔ)充電荷。芯片內(nèi)部有4個(gè)個(gè)128單元的讀單元的讀 放大器，在進(jìn)行刷新操作時(shí)，放大器，在進(jìn)行刷新操作時(shí)，芯片只接收從地址芯片只接收從地址 總線上發(fā)來(lái)的總線上發(fā)來(lái)的低低7位位的行地址，的行地址，1次次從從4個(gè)個(gè)128128 的存儲(chǔ)矩陣中各選中一行的存儲(chǔ)矩陣中各選中一行，共，共4128個(gè)單元，分個(gè)單元，分 別將其所保存的別將其所保存的信息輸出到信息輸出到4個(gè)個(gè)128單元的讀放大單元的讀放大 器中器中，經(jīng)放大后，經(jīng)放大后，再寫(xiě)回原存儲(chǔ)單元再寫(xiě)回原存儲(chǔ)單元，這樣實(shí)現(xiàn)，這樣實(shí)現(xiàn) 刷新操作。刷新操作。 128 128 存存儲(chǔ)儲(chǔ)矩矩陣陣 1/2 (1

37、/128 列列譯譯碼碼器器) 128 128 存存儲(chǔ)儲(chǔ)矩矩陣陣 128 讀讀出出放放大大器器 1/128行行 譯譯碼碼器器 1/128行行 譯譯碼碼器器 128 128 存存儲(chǔ)儲(chǔ)矩矩陣陣 1/2 (1/128 列列譯譯碼碼器器) 128 128 存存儲(chǔ)儲(chǔ)矩矩陣陣 128 讀讀出出放放大大器器 8 位位 地地 址址 鎖鎖存存器器 A0 A1 A2 A3 A4 A5 A6 A7 1/4 I/O門(mén)門(mén) 輸輸出出 緩緩沖沖器器 Dout 行行時(shí)時(shí)鐘鐘 緩緩沖沖器器 列列時(shí)時(shí)鐘鐘 緩緩沖沖器器 寫(xiě)寫(xiě)允允許許時(shí)時(shí) 鐘鐘緩緩沖沖器器 數(shù)數(shù)據(jù)據(jù)輸輸入入 緩緩沖沖器器 WE RAS CAS DIN VDD VSS

38、 128 讀讀出出放放大大器器128 讀讀出出放放大大器器 由列選通由列選通 控制輸出控制輸出 低低7位位 高高1位位 因此，在刷新操作中，因此，在刷新操作中，只有行選通起作用只有行選通起作用，即芯片，即芯片 只讀取行地址，只讀取行地址，由于列選通控制輸出緩沖器由于列選通控制輸出緩沖器，所以在刷新，所以在刷新 時(shí)，時(shí)，數(shù)據(jù)不會(huì)送到輸出數(shù)據(jù)線數(shù)據(jù)不會(huì)送到輸出數(shù)據(jù)線DOUT上上。 tRAS RAS CAS 地地址址 行行地地址址 tASR 高高阻阻狀狀態(tài)態(tài) DOUT 可見(jiàn)，由行選通信號(hào)把刷新地址鎖存進(jìn)行地址可見(jiàn)，由行選通信號(hào)把刷新地址鎖存進(jìn)行地址 鎖存器，則選中的鎖存器，則選中的4128個(gè)單元都讀

39、出和重寫(xiě)。個(gè)單元都讀出和重寫(xiě)。 列選通信號(hào)在刷新過(guò)程中無(wú)效，所以數(shù)據(jù)不會(huì)輸列選通信號(hào)在刷新過(guò)程中無(wú)效，所以數(shù)據(jù)不會(huì)輸 入與輸出。入與輸出。 第三節(jié)第三節(jié) 只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROM 掩膜掩膜ROM 掩膜掩膜ROM所保存的信息取決于制造工藝，一所保存的信息取決于制造工藝，一 旦芯片制成后，用戶是無(wú)法變更其結(jié)構(gòu)的。這種旦芯片制成后，用戶是無(wú)法變更其結(jié)構(gòu)的。這種 存儲(chǔ)單元中保存的信息，在電源消失后，也不會(huì)存儲(chǔ)單元中保存的信息，在電源消失后，也不會(huì) 丟失，將永遠(yuǎn)保存下去。丟失，將永遠(yuǎn)保存下去。 字字地地 址址譯譯 碼碼器器 A0 A1 00 01 10 11 D3D2D1D0 VDD 字字線線1

40、 字字線線2 字字線線3 字字線線4 若地址信號(hào)為若地址信號(hào)為00，則選中第一條字線，該線輸出為，則選中第一條字線，該線輸出為1， 若若有有MOS管與其相連，該管與其相連，該MOS管導(dǎo)通管導(dǎo)通，對(duì)應(yīng)的位線就輸對(duì)應(yīng)的位線就輸 出為出為0，若沒(méi)有管子與其相連，輸出為若沒(méi)有管子與其相連，輸出為1，所以，選中字線，所以，選中字線 00后輸出為后輸出為0110。同理，字線。同理，字線01輸出為輸出為0101。 可編程序的可編程序的ROM ：PROM 如果用戶需要寫(xiě)入程序，則要通過(guò)專門(mén)的如果用戶需要寫(xiě)入程序，則要通過(guò)專門(mén)的 PROM寫(xiě)入電路，寫(xiě)入電路，產(chǎn)生足夠大的電流把要寫(xiě)入產(chǎn)生足夠大的電流把要寫(xiě)入 “1

41、”的那個(gè)存儲(chǔ)位上的二極管擊穿的那個(gè)存儲(chǔ)位上的二極管擊穿，就意味著，就意味著 寫(xiě)入了寫(xiě)入了“1”。讀出的操作同掩膜。讀出的操作同掩膜ROM。 字字線線 位位線線 地地址址 這種存儲(chǔ)器在出廠時(shí)，存儲(chǔ)體中這種存儲(chǔ)器在出廠時(shí)，存儲(chǔ)體中 每條字線和位線的交叉處都是兩每條字線和位線的交叉處都是兩 個(gè)反向串聯(lián)的二極管的個(gè)反向串聯(lián)的二極管的PN結(jié)，結(jié)， 字線與位線之間不導(dǎo)通，此時(shí)，字線與位線之間不導(dǎo)通，此時(shí)， 意味著該存儲(chǔ)器中所有的存儲(chǔ)內(nèi)意味著該存儲(chǔ)器中所有的存儲(chǔ)內(nèi) 容均為容均為“0”。 可擦除可編程序的可擦除可編程序的ROM ：EPROM P+P+ SiO2 浮浮空空多多 晶晶硅硅柵柵 SD N基基體體 首

42、先，柵極浮空，沒(méi)有電荷，首先，柵極浮空，沒(méi)有電荷， 沒(méi)有導(dǎo)電通道，漏源級(jí)之間不沒(méi)有導(dǎo)電通道，漏源級(jí)之間不 導(dǎo)電，表明存儲(chǔ)單元保存的信導(dǎo)電，表明存儲(chǔ)單元保存的信 息為息為“1”。 字字線線 位位線線 如果在漏源級(jí)之間加上如果在漏源級(jí)之間加上+25V的的 電壓，漏源極被瞬間擊穿，電子電壓，漏源極被瞬間擊穿，電子 通過(guò)通過(guò)SiO2絕緣層注入到浮動(dòng)?xùn)牛^緣層注入到浮動(dòng)?xùn)牛?浮動(dòng)?xùn)艃?nèi)有大量的負(fù)電荷。當(dāng)高浮動(dòng)?xùn)艃?nèi)有大量的負(fù)電荷。當(dāng)高 電壓去除后，由于浮動(dòng)?xùn)胖車请妷喝コ?，由于浮?dòng)?xùn)胖車?SiO2絕緣層，負(fù)電荷無(wú)法泄漏，絕緣層，負(fù)電荷無(wú)法泄漏， 在在N基體內(nèi)感應(yīng)出導(dǎo)電溝道?；w內(nèi)感應(yīng)出導(dǎo)電溝道。 P+P

43、+ SiO2 浮浮空空多多 晶晶硅硅柵柵 SD N基基體體 導(dǎo)電導(dǎo)電 溝道溝道 字字線線 位位線線 表明相應(yīng)的存儲(chǔ)單元導(dǎo)通，這時(shí)存表明相應(yīng)的存儲(chǔ)單元導(dǎo)通，這時(shí)存 儲(chǔ)單元所保存的信息為儲(chǔ)單元所保存的信息為“0”。一般。一般 情況下，浮動(dòng)?xùn)派系碾姾刹粫?huì)泄漏，情況下，浮動(dòng)?xùn)派系碾姾刹粫?huì)泄漏， 并且在微機(jī)系統(tǒng)的正常運(yùn)行過(guò)程中，并且在微機(jī)系統(tǒng)的正常運(yùn)行過(guò)程中， 其信息只能讀出而不能改寫(xiě)。其信息只能讀出而不能改寫(xiě)。 如果要清除存儲(chǔ)單元中所保存的信如果要清除存儲(chǔ)單元中所保存的信 息，就必須將浮動(dòng)?xùn)艃?nèi)的負(fù)電荷釋息，就必須將浮動(dòng)?xùn)艃?nèi)的負(fù)電荷釋 放掉。用一定波長(zhǎng)的紫外光照射浮放掉。用一定波長(zhǎng)的紫外光照射浮 動(dòng)?xùn)牛?/p>

44、負(fù)電荷可以獲得足夠的能量動(dòng)?xùn)牛?fù)電荷可以獲得足夠的能量 擺脫擺脫SiO2的包圍，以光電流的形式的包圍，以光電流的形式 釋放掉，這時(shí)，原來(lái)存儲(chǔ)的信息也釋放掉，這時(shí)，原來(lái)存儲(chǔ)的信息也 就不存在了。就不存在了。 由這種存儲(chǔ)單元所構(gòu)成的由這種存儲(chǔ)單元所構(gòu)成的ROM存儲(chǔ)芯片，存儲(chǔ)芯片， 在其上方有一個(gè)石英玻璃的窗口，紫外線正在其上方有一個(gè)石英玻璃的窗口，紫外線正 是通過(guò)這個(gè)窗口來(lái)照射其內(nèi)部電路而擦除信是通過(guò)這個(gè)窗口來(lái)照射其內(nèi)部電路而擦除信 息的，一般擦除信息需用紫外線照射息的，一般擦除信息需用紫外線照射1520 分鐘。分鐘。 EPROM芯片芯片Intel 2716 Intel 2716是一種是一種2K8

45、的的EPROM存儲(chǔ)器芯存儲(chǔ)器芯 片，其最基本的存儲(chǔ)單元就是帶有浮動(dòng)?xùn)诺钠?，其最基本的存?chǔ)單元就是帶有浮動(dòng)?xùn)诺?MOS管，有管，有11條地址線，條地址線，8條數(shù)據(jù)線，地址信條數(shù)據(jù)線，地址信 號(hào)采用雙譯碼的方式來(lái)尋址存儲(chǔ)單元。相應(yīng)的號(hào)采用雙譯碼的方式來(lái)尋址存儲(chǔ)單元。相應(yīng)的 系列還有：系列還有：Intel 2732(4K8), 2764(8K8), 27128(16K8) , 27512(64K8) 等。等。 在微機(jī)系統(tǒng)中，該種類型的芯片是常用芯在微機(jī)系統(tǒng)中，該種類型的芯片是常用芯 片，通常用來(lái)做程序存儲(chǔ)器。片，通常用來(lái)做程序存儲(chǔ)器。 Intel 2716的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu) OE 輸輸出出允允許許

46、片片選選 和和編編程程邏邏輯輯 y譯譯碼碼 x譯譯碼碼 輸輸出出緩緩沖沖 y門(mén)門(mén) 16K Bit 存存儲(chǔ)儲(chǔ)矩矩陣陣 CE VCC 地地 VPP 數(shù)數(shù)據(jù)據(jù)輸輸出出 O0O7 地地址址輸輸入入 A0A10 x譯碼器：可以對(duì)譯碼器：可以對(duì)7位行地址位行地址進(jìn)行譯碼，共尋址進(jìn)行譯碼，共尋址128個(gè)單元；個(gè)單元； y譯碼器：可以對(duì)譯碼器：可以對(duì)4位列地址位列地址進(jìn)行譯碼，共尋址進(jìn)行譯碼，共尋址16個(gè)單元；個(gè)單元； 16Kbit存儲(chǔ)陣列：有存儲(chǔ)陣列：有128行，行，16列，列，每個(gè)存儲(chǔ)單元有每個(gè)存儲(chǔ)單元有8個(gè)基個(gè)基 本存儲(chǔ)單元本存儲(chǔ)單元，各存儲(chǔ)，各存儲(chǔ)1位數(shù)據(jù)信息。位數(shù)據(jù)信息。128128bit存儲(chǔ)陣列存

47、儲(chǔ)陣列。 2KB存存 儲(chǔ)單元儲(chǔ)單元 輸出允許和片選和編程邏輯：輸出允許和片選和編程邏輯：用以實(shí)現(xiàn)片選和控用以實(shí)現(xiàn)片選和控 制信息的讀寫(xiě)；制信息的讀寫(xiě)； 數(shù)據(jù)輸出緩沖器：數(shù)據(jù)輸出緩沖器：實(shí)現(xiàn)對(duì)輸出數(shù)據(jù)的緩沖，選中實(shí)現(xiàn)對(duì)輸出數(shù)據(jù)的緩沖，選中 地址的存儲(chǔ)單元中的地址的存儲(chǔ)單元中的8位數(shù)據(jù)并行輸出。位數(shù)據(jù)并行輸出。 OE 輸輸出出允允許許片片選選 和和編編程程邏邏輯輯 y譯譯碼碼 x譯譯碼碼 輸輸出出緩緩沖沖 y門(mén)門(mén) 16K Bit 存存儲(chǔ)儲(chǔ)矩矩陣陣 CE VCC 地地 VPP 數(shù)數(shù)據(jù)據(jù)輸輸出出 O0O7 地地址址輸輸入入 A0A10 Intel 2716的外部結(jié)構(gòu)的外部結(jié)構(gòu) 5A3 6A2 A17

48、8 20 19 18 17 A10 O7 9O0 10O1 O211 12 16 15 14 13 O6 O5 O4 O3 1A7 2A6 A53 4 24 23 22 21 VCC A8 A9 VPPA4 A0 地地 OE CE A10A0: 地址信號(hào)地址信號(hào)輸入輸入，可尋址，可尋址 211=2048(2K)個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ) 單元內(nèi)包括單元內(nèi)包括8個(gè)個(gè)1bit基本存儲(chǔ)單元；基本存儲(chǔ)單元； D0D7: 雙向雙向數(shù)據(jù)信號(hào)數(shù)據(jù)信號(hào)輸入輸出輸入輸出， 在常規(guī)電壓在常規(guī)電壓(5V)下只能用作輸出下只能用作輸出，在，在 編程電壓編程電壓(25V)和滿足一定的編程條和滿足一定的編程

49、條 件時(shí)可作為程序代碼的輸入端；件時(shí)可作為程序代碼的輸入端； CE：片選信號(hào)片選信號(hào)輸入輸入，低電平有效，只有片選端為低電，低電平有效，只有片選端為低電 平，才能對(duì)相應(yīng)的芯片進(jìn)行操作；平，才能對(duì)相應(yīng)的芯片進(jìn)行操作； OE： ：數(shù)據(jù)輸出允許信號(hào)，數(shù)據(jù)輸出允許信號(hào)，輸入輸入，低電平有效，該信號(hào)有，低電平有效，該信號(hào)有 效時(shí)，開(kāi)啟輸出數(shù)據(jù)緩沖器，允許數(shù)據(jù)信號(hào)輸出。效時(shí)，開(kāi)啟輸出數(shù)據(jù)緩沖器，允許數(shù)據(jù)信號(hào)輸出。 5A3 6A2 A17 8 20 19 18 17 A10 O7 9O0 10O1 O211 12 16 15 14 13 O6 O5 O4 O3 1A7 2A6 A53 4 24 23 22

50、21 VCC A8 A9 VPPA4 A0 地地 OE CE VCC: +5V電源，用于在一般情況下電源，用于在一般情況下 的讀的讀(程序程序)操作；操作； VPP: +25V電源，用于電源，用于在專用的裝在專用的裝 置上寫(xiě)操作置上寫(xiě)操作，即在大電壓的作用下，即在大電壓的作用下 將數(shù)據(jù)固化輸入到存儲(chǔ)單元。速度將數(shù)據(jù)固化輸入到存儲(chǔ)單元。速度 較慢。在輸入的過(guò)程中不斷將數(shù)據(jù)較慢。在輸入的過(guò)程中不斷將數(shù)據(jù) 讀出進(jìn)行校驗(yàn)。讀出進(jìn)行校驗(yàn)。 GND: 地地 Intel 2716的工作方式及操作時(shí)序的工作方式及操作時(shí)序 1) 讀方式讀方式 這是這是EPROM的主要工作方式，在讀操作的過(guò)程中，的主要工作方式，

51、在讀操作的過(guò)程中， 片選信號(hào)片選信號(hào)和和輸出允許信號(hào)輸出允許信號(hào)要同時(shí)有效。要同時(shí)有效。 地地址址地地址址有有效效 tOE tACC tCE OE CE 有有效效數(shù)數(shù)據(jù)據(jù)輸輸出出 高高阻阻高高阻阻 2) 禁止方式禁止方式 片選信號(hào)為低電平片選信號(hào)為低電平，數(shù)據(jù)輸出允許信號(hào)為高電平數(shù)據(jù)輸出允許信號(hào)為高電平，禁止該，禁止該 芯片輸出，芯片輸出，數(shù)據(jù)線為高阻狀態(tài)數(shù)據(jù)線為高阻狀態(tài)； 3) 備用方式備用方式 片選信號(hào)為片選信號(hào)為高電平高電平，芯片的功耗降低，芯片的功耗降低，數(shù)據(jù)輸出端高阻數(shù)據(jù)輸出端高阻； 4) 寫(xiě)入方式寫(xiě)入方式 片選信號(hào)為低電平，片選信號(hào)為低電平，數(shù)據(jù)輸出允許信號(hào)為高電數(shù)據(jù)輸出允許信號(hào)為

52、高電 平平，VPP接接25V，將將地址碼地址碼及該地址欲固化寫(xiě)入的及該地址欲固化寫(xiě)入的 數(shù)據(jù)數(shù)據(jù)分別送到分別送到地址線地址線和和數(shù)據(jù)線數(shù)據(jù)線上，待信號(hào)穩(wěn)定后，上，待信號(hào)穩(wěn)定后， 在在片選端輸入一寬度為片選端輸入一寬度為50ms的正脈沖，即可寫(xiě)入的正脈沖，即可寫(xiě)入 一個(gè)存儲(chǔ)單元的信息。一個(gè)存儲(chǔ)單元的信息。 5) 校驗(yàn)方式校驗(yàn)方式 在編程過(guò)程中，為了檢查編程時(shí)寫(xiě)入的數(shù)據(jù)是在編程過(guò)程中，為了檢查編程時(shí)寫(xiě)入的數(shù)據(jù)是 否正確，通常在編程的過(guò)程中包含校驗(yàn)操作。在否正確，通常在編程的過(guò)程中包含校驗(yàn)操作。在 一個(gè)字節(jié)的編程完成后，一個(gè)字節(jié)的編程完成后，電源接法不變，但數(shù)據(jù)電源接法不變，但數(shù)據(jù) 輸出允許信號(hào)為低

53、電平輸出允許信號(hào)為低電平，則，則同一單元的數(shù)據(jù)就在同一單元的數(shù)據(jù)就在 數(shù)據(jù)線上輸出數(shù)據(jù)線上輸出，這樣就可與輸入數(shù)據(jù)相比較，來(lái)，這樣就可與輸入數(shù)據(jù)相比較，來(lái) 校驗(yàn)編程的結(jié)果是否正確。校驗(yàn)編程的結(jié)果是否正確。 電可擦除可編程電可擦除可編程ROM ( Electronic Erasible Programmable ROM ) EEPROM E2PROM n+ n+ P基基體體 第第一一級(jí)級(jí)多多 晶晶硅硅柵柵 第第二二級(jí)級(jí)多多 晶晶硅硅柵柵 +VG+VD 原理與原理與EPROM類似，類似， 當(dāng)浮動(dòng)?xùn)派蠜](méi)有電荷時(shí)，當(dāng)浮動(dòng)?xùn)派蠜](méi)有電荷時(shí)， 漏源極不導(dǎo)電，數(shù)據(jù)信漏源極不導(dǎo)電，數(shù)據(jù)信 息為息為“1”，當(dāng)浮動(dòng)

54、柵帶，當(dāng)浮動(dòng)?xùn)艓?上電荷，漏源極導(dǎo)通，上電荷，漏源極導(dǎo)通， 數(shù)據(jù)信息為數(shù)據(jù)信息為“0”。 在第一級(jí)浮動(dòng)?xùn)派厦嬖黾恿说诙?jí)浮動(dòng)?xùn)旁诘谝患?jí)浮動(dòng)?xùn)派厦嬖黾恿说诙?jí)浮動(dòng)?xùn)?，?dāng)，當(dāng)VG電壓為電壓為 正，電荷流向第一級(jí)浮動(dòng)?xùn)耪?，電荷流向第一?jí)浮動(dòng)?xùn)?編程編程)，當(dāng)當(dāng)VG電壓為負(fù)，電荷電壓為負(fù)，電荷 從浮動(dòng)?xùn)帕飨蚵O從浮動(dòng)?xùn)帕飨蚵O(擦除擦除)，這個(gè)過(guò)程要求電流極小，可用，這個(gè)過(guò)程要求電流極小，可用 普通電源普通電源(5V)供給供給VG。 另外，另外，EEPROM擦除可以按字節(jié)分別進(jìn)行，擦除可以按字節(jié)分別進(jìn)行， 即改寫(xiě)某一地址中的數(shù)據(jù)，字節(jié)的編程和擦除即改寫(xiě)某一地址中的數(shù)據(jù)，字節(jié)的編程和擦除 需需10ms，

55、因此可以進(jìn)行在線編程寫(xiě)入。因此可以進(jìn)行在線編程寫(xiě)入。 快擦型存儲(chǔ)器快擦型存儲(chǔ)器(Flash Memory) 快擦型存儲(chǔ)器是不用電池供電的、高速耐用的非易失快擦型存儲(chǔ)器是不用電池供電的、高速耐用的非易失 性半導(dǎo)體存儲(chǔ)器，但價(jià)格較貴。性半導(dǎo)體存儲(chǔ)器，但價(jià)格較貴。 快擦型存儲(chǔ)器具有快擦型存儲(chǔ)器具有EEPROM的特點(diǎn)，又可在計(jì)算機(jī)的特點(diǎn)，又可在計(jì)算機(jī) 內(nèi)進(jìn)行擦除和編程，它的讀取瞬間與內(nèi)進(jìn)行擦除和編程，它的讀取瞬間與DRAM相似，而寫(xiě)相似，而寫(xiě) 時(shí)間與磁盤(pán)驅(qū)動(dòng)器相當(dāng)。時(shí)間與磁盤(pán)驅(qū)動(dòng)器相當(dāng)。 快擦型存儲(chǔ)器可代替快擦型存儲(chǔ)器可代替EEPROM，在某些應(yīng)用場(chǎng)合還在某些應(yīng)用場(chǎng)合還 可取代可取代SRAM，尤其是對(duì)

56、于需要配備電池后援的尤其是對(duì)于需要配備電池后援的SRAM系系 統(tǒng)，使用快擦型存儲(chǔ)器后可省去電池。快擦型存儲(chǔ)器還可統(tǒng)，使用快擦型存儲(chǔ)器后可省去電池。快擦型存儲(chǔ)器還可 用于激光打印機(jī)、條形碼閱讀器、各種一起設(shè)備易記計(jì)算用于激光打印機(jī)、條形碼閱讀器、各種一起設(shè)備易記計(jì)算 機(jī)的外部設(shè)備中。機(jī)的外部設(shè)備中。 第四節(jié)第四節(jié) 存儲(chǔ)器芯片擴(kuò)展及其存儲(chǔ)器芯片擴(kuò)展及其 與與CPUCPU的連接的連接 存儲(chǔ)器芯片與存儲(chǔ)器芯片與CPU的連接的連接 CPU對(duì)存儲(chǔ)器進(jìn)行讀寫(xiě)操作，首先要由地址總對(duì)存儲(chǔ)器進(jìn)行讀寫(xiě)操作，首先要由地址總 線給出存儲(chǔ)器的存儲(chǔ)單元的地址信號(hào)，再由線給出存儲(chǔ)器的存儲(chǔ)單元的地址信號(hào)，再由CPU 發(fā)出相應(yīng)的

57、讀寫(xiě)信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn)發(fā)出相應(yīng)的讀寫(xiě)信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn) 行信息交流，因此，連接有三部分：行信息交流，因此，連接有三部分： 1) 地址線的連接；地址線的連接； 2) 數(shù)據(jù)線的連接；數(shù)據(jù)線的連接； 3) 控制線的連接?？刂凭€的連接。 在連接中考慮的問(wèn)題：在連接中考慮的問(wèn)題： 1) CPU總線的負(fù)載能力總線的負(fù)載能力 一般輸出線的直流負(fù)載能力為帶一個(gè)一般輸出線的直流負(fù)載能力為帶一個(gè)TTL負(fù)負(fù) 載，故在小型系統(tǒng)中，載，故在小型系統(tǒng)中，CPU可以直接與存儲(chǔ)器相可以直接與存儲(chǔ)器相 連，而在較大的系統(tǒng)中，一般需要連接緩沖器做連，而在較大的系統(tǒng)中，一般需要連接緩沖器做 中介。中介。 2)

58、CPU的時(shí)序和存儲(chǔ)器的存取速度的配合問(wèn)題的時(shí)序和存儲(chǔ)器的存取速度的配合問(wèn)題 考慮考慮CPU和存儲(chǔ)器的讀寫(xiě)速度，必要時(shí)需設(shè)和存儲(chǔ)器的讀寫(xiě)速度，必要時(shí)需設(shè) 計(jì)電路使計(jì)電路使CPU加上固定的延時(shí)周期加上固定的延時(shí)周期TW 。 3) 存儲(chǔ)器的地址分配和片選問(wèn)題存儲(chǔ)器的地址分配和片選問(wèn)題 在一個(gè)大型的系統(tǒng)中，存儲(chǔ)器往往要由多片存儲(chǔ)在一個(gè)大型的系統(tǒng)中，存儲(chǔ)器往往要由多片存儲(chǔ) 器芯片組成，要通過(guò)片選信號(hào)來(lái)合理設(shè)置每一片器芯片組成，要通過(guò)片選信號(hào)來(lái)合理設(shè)置每一片 存儲(chǔ)器芯片地址。存儲(chǔ)器芯片地址。 4) 控制信號(hào)的連接控制信號(hào)的連接 不同的存儲(chǔ)器芯片控制信號(hào)的定義各不相同，正不同的存儲(chǔ)器芯片控制信號(hào)的定義各不相

59、同，正 確連接控制信號(hào)才能正確啟動(dòng)讀寫(xiě)周期，使存儲(chǔ)確連接控制信號(hào)才能正確啟動(dòng)讀寫(xiě)周期，使存儲(chǔ) 器正常工作。常用的控制信號(hào)有器正常工作。常用的控制信號(hào)有RD, WR, WAIT等。等。 存儲(chǔ)器芯片的擴(kuò)展存儲(chǔ)器芯片的擴(kuò)展 1) 存儲(chǔ)器芯片的位擴(kuò)充存儲(chǔ)器芯片的位擴(kuò)充 如果如果CPU的數(shù)據(jù)線為的數(shù)據(jù)線為8位，而存儲(chǔ)器的一個(gè)存儲(chǔ)單位，而存儲(chǔ)器的一個(gè)存儲(chǔ)單 元中只有元中只有4bit數(shù)據(jù)，這時(shí)，就要用兩片這樣的存儲(chǔ)數(shù)據(jù)，這時(shí)，就要用兩片這樣的存儲(chǔ) 芯片通過(guò)位擴(kuò)充的方式滿足芯片通過(guò)位擴(kuò)充的方式滿足CPU系統(tǒng)的要求。系統(tǒng)的要求。 例：用例：用1K4的的2114芯片構(gòu)成芯片構(gòu)成1K8的存儲(chǔ)器系統(tǒng)的存儲(chǔ)器系統(tǒng) 分析

60、：分析：1K4有有10根地址線，根地址線，4根數(shù)據(jù)線，而要求的存儲(chǔ)根數(shù)據(jù)線，而要求的存儲(chǔ) 器系統(tǒng)器系統(tǒng)1K8需要有需要有10根地址線，根地址線，8根數(shù)據(jù)線，所以，用根數(shù)據(jù)線，所以，用 2片片2114組成，組成，其地址線一一對(duì)應(yīng)接在一起其地址線一一對(duì)應(yīng)接在一起，數(shù)據(jù)線則數(shù)據(jù)線則 分高分高4位低位低4位分別接在系統(tǒng)的數(shù)據(jù)線上位分別接在系統(tǒng)的數(shù)據(jù)線上，2片片2114地址一地址一 樣樣。 第第1步：將存儲(chǔ)器芯片的步：將存儲(chǔ)器芯片的10根地址線連接在一起，并與根地址線連接在一起，并與 CPU的低位地址一一相連。的低位地址一一相連。 A10 A9 A0 A9 A11 A0 D0 D3 D4 D7 IOM