CMOS知識學(xué)習(xí)課件

1、2021/2/6 1 1 MOSFET是怎樣構(gòu)成的? 2MOSFET的兩個PN結(jié)和三個基本幾何參數(shù)是什么? 3MOSFET的閾值電壓是什么? 4MOSFET是怎樣工作的? 5MOSFET的工作區(qū)分別是什么怎樣界定的?相應(yīng)的電 壓電流的關(guān)系是怎樣的? 6MOSFET的二級效應(yīng)分別是什么 7MOS電容有哪些? 8MOSFET的低頻小信號模型的畫法是什么? 2021/2/6 2 第二章 MOS器件物理基礎(chǔ) 一基本概念 二MOS伏安特性 三低頻小信號模型 2021/2/6 3 一 基本概念 1MOSFET的結(jié)構(gòu) 2MOSFET的符號 2021/2/6 4 1MOSFET的結(jié)構(gòu) Metal-Oxide-

2、Semiconductor Structure 2021/2/6 5 2021/2/6 6 2021/2/6 7 MOS管結(jié)構(gòu)管結(jié)構(gòu) 以以 N N 溝道溝道 增強(qiáng)增強(qiáng) 型型 MOSMOS 管管 為為 例例 G柵極（基極）柵極（基極） S源極（發(fā)射極）源極（發(fā)射極） D漏極（集電極）漏極（集電極） B襯底襯底 N溝道增強(qiáng)型溝道增強(qiáng)型 MOSFET基本上是基本上是 一種左右對稱的拓一種左右對稱的拓 撲結(jié)構(gòu)撲結(jié)構(gòu),它是在它是在P型型 半導(dǎo)體上生成一層半導(dǎo)體上生成一層 SiO2 薄膜絕緣層薄膜絕緣層, 然后用光刻工藝擴(kuò)然后用光刻工藝擴(kuò) 散兩個高摻雜的散兩個高摻雜的N 型區(qū)型區(qū),從從N型區(qū)引出型區(qū)引出

3、電極電極 2021/2/6 8 2021/2/6 9 MOSFET的三個基本幾何參數(shù) 2021/2/6 10 MOSFET的三個基本幾何參數(shù) Lmin、Wmin和tox 由工藝確定 Lmin:MOS工藝的特征尺寸(feature size) 決定MOSFET的速度和功耗等眾多特性 L和W由設(shè)計(jì)者選定 通常選取L= Lmin,由此,設(shè)計(jì)者只需選取W W影響MOSFET的速度,決定電路驅(qū)動能力和 功耗 2021/2/6 11 襯底襯底 Ldrawn:溝道總長度溝道總長度 Leff:溝道有效長度溝道有效長度, Leff Ldrawn2 LD 一種載流子導(dǎo)電,是電壓控制器件 MOS器件的源和漏端在幾何

4、上是等效的 LD:橫向擴(kuò)散長度橫向擴(kuò)散長度 （bulk、body） 2021/2/6 12 MOS器件是四端器件 有NMOS、PMOS 兩種器件 襯底端電平使PN結(jié)反偏。 NMOS共享一個襯底端,PMOS 有各自的襯底 端 2021/2/6 13 2MOSFET的符號 2021/2/6 14 二 MOS 的伏安特性 1 閾值電壓 2工作原理 3伏安特性 4二級效應(yīng) 5器件模型 2021/2/6 15 1閾值電壓（Threshold Voltage Concept） S D p substrate B G VGS + - n+n+ depletion region n channel 引起溝道區(qū)

5、產(chǎn)生強(qiáng)表面反型的最小柵電壓,稱為閾值電壓VT。 2021/2/6 16 金屬接負(fù)電荷后在金屬面堆 積負(fù)電荷,氧化物是沒有電荷, 絕緣層P型半導(dǎo)體中可以感應(yīng) 到正電荷,P型半導(dǎo)體主要的 載流子是空穴,所以堆積空穴 當(dāng)金屬接正電荷后在 金屬層堆積空穴,則會 排斥P型半導(dǎo)體上的 空穴,形成寬度為Xd 的耗盡層,耗盡層區(qū)沒 有自由電子和空穴 當(dāng)VG不斷升高時,會有 越來越多的空穴堆積,他 不僅把P型半導(dǎo)體中的 空穴推得越來越遠(yuǎn),還會 把P型半導(dǎo)體中的少子 （電子）吸引到非常薄 的層面,緊緊貼到氧化物 這層,形成反型層 2021/2/6 17 柵就是氧化物層 2021/2/6 18 2021/2/6 1

6、9 改變閾值電壓的方法 往用離子注入技術(shù)改變溝道區(qū)的摻雜濃度,從而 改變閾值電壓。 對NMOS晶體管而言,注入P型雜質(zhì),將使閾值電 壓增加。反之,注入N型雜質(zhì)將使閾值電壓降低。 如果注入劑量足夠大,可使器件溝道區(qū)反型變成 N型的。這時,要在柵上加負(fù)電壓,才能減少溝道 中電子濃度,或消除溝道,使器件截止。在這種 情況下,閾值電壓變成負(fù)的電壓,稱其為夾斷電 壓。 2021/2/6 20 根據(jù)閾值電壓不同,常把MOS器件分成增強(qiáng)型和 耗盡型兩種器件。 對于N溝MOS器件而言,將閾值電壓VT0的器件 稱為增強(qiáng)型器件,閾值電壓VT0的器件,稱為耗 盡型器件。 在CMOS電路里,全部采用增強(qiáng)型的NMOS和

7、 PMOS。 2021/2/6 21 以以N溝道增強(qiáng)溝道增強(qiáng) 型型MOS管為管為 例例 0 GS V 0 DS V 正常正常 放大放大 時外時外 加偏加偏 置電置電 壓的壓的 要求要求 0 GS V 0 DS V 2MOS管工作原理管工作原理 2021/2/6 22 柵源電壓柵源電壓V VGS GS對 對i iD D的控制作用的控制作用 VGSVTN時（時（ VTN 稱為稱為開啟電壓開啟電壓) 當(dāng)當(dāng)VGS=0V時，漏源之間相當(dāng)兩個背靠背的二極管，時，漏源之間相當(dāng)兩個背靠背的二極管， 在在D、S之間加上電壓不會在之間加上電壓不會在D、S間形成電流。間形成電流。 2021/2/6 23 0VGSV

8、TN時，時，SiO2中產(chǎn)生一垂直于表面的電場，中產(chǎn)生一垂直于表面的電場，P型表型表 面上感應(yīng)出現(xiàn)許多電子，但電子數(shù)量有限面上感應(yīng)出現(xiàn)許多電子，但電子數(shù)量有限,不能形成溝道。不能形成溝道。 VGSVTN時（時（ VTN 稱為稱為開啟電壓開啟電壓) 在漏源電壓作用下開在漏源電壓作用下開 始導(dǎo)電時（即產(chǎn)生始導(dǎo)電時（即產(chǎn)生i iD D） 的柵源電壓為開啟電的柵源電壓為開啟電 壓壓V VT T 2021/2/6 24 當(dāng)當(dāng)VGSVTN時，由于此時柵壓較強(qiáng)，時，由于此時柵壓較強(qiáng)，P型半導(dǎo)體表層中將型半導(dǎo)體表層中將 聚集較多的電子，可以形成溝道，將漏極和源極連通。如聚集較多的電子，可以形成溝道，將漏極和源極

9、連通。如 果此時加有漏源電壓，就可以形成漏極電流果此時加有漏源電壓，就可以形成漏極電流ID。 。 VGSVTN時時(形成形成反型層反型層) 在柵極下方形成的導(dǎo)在柵極下方形成的導(dǎo) 電溝道中的電子電溝道中的電子,因因 與與P型半導(dǎo)體的多數(shù)型半導(dǎo)體的多數(shù) 載流子空穴極性相反載流子空穴極性相反 ,故稱為故稱為反型層反型層。 2021/2/6 25 漏源電壓漏源電壓V VDS DS對 對i iD D的控制作用的控制作用 VGSVT后后,外加的外加的VDS較小時較小時, ID將隨著將隨著VDS的增加而增大。的增加而增大。 2021/2/6 26 當(dāng)當(dāng)VDS繼續(xù)增加時繼續(xù)增加時,由于溝道電由于溝道電 阻的存

10、在阻的存在, ,溝道上將產(chǎn)生壓降溝道上將產(chǎn)生壓降, , 使得電位從漏極到源極逐漸減使得電位從漏極到源極逐漸減 小小, ,從而使得從而使得SiOSiO2 2層上的有效柵層上的有效柵 壓從漏極到源極增大壓從漏極到源極增大, ,反型層反型層 中的電子也將從源極到漏極逐中的電子也將從源極到漏極逐 漸減小。漸減小。 2021/2/6 27 當(dāng)當(dāng)VDS大于一定值后大于一定值后, SiOSiO2 2層上層上 的有效柵壓小于形成反型層所的有效柵壓小于形成反型層所 需的開啟電壓需的開啟電壓, ,則靠近漏端的反則靠近漏端的反 型層厚度減為零型層厚度減為零, ,出現(xiàn)溝道夾斷出現(xiàn)溝道夾斷 , , ID將不再隨將不再隨

11、VDS的增大而增大的增大而增大, 趨于一飽和值。趨于一飽和值。 2021/2/6 28 3 伏安特性 I/V characteristics 當(dāng)柵極不加電壓或加負(fù)電壓時,柵極下面的區(qū)域保持P型 導(dǎo)電類型,漏和源之間等效于一對背靠背的二極管,當(dāng) 漏源電極之間加上電壓時,除了PN結(jié)的漏電流之外,不 會有更多電流形成。 當(dāng)柵極上的正電壓不斷升高時,P型區(qū)內(nèi)的空穴被不斷地 排斥到襯底方向。當(dāng)柵極上的電壓超過閾值電壓VT,在 柵極下的P型區(qū)域內(nèi)就形成電子分布,建立起反型層,即 N型層,把同為N型的源、漏擴(kuò)散區(qū)連成一體,形成從漏 極到源極的導(dǎo)電溝道。 2021/2/6 29 MOS的伏安特性 非飽和時,在

12、漏源電壓Vds作用下,這些電荷Q將 在時間內(nèi)通過溝道,因此有電荷在溝道中的渡 越時間 為載流子速度,Eds= Vds/L為漏到源方向電 場強(qiáng)度,Vds為漏到源電壓。 為載流子遷移 率: 2021/2/6 30 與工藝與工藝 相關(guān)相關(guān) 2021/2/6 31 Qd:溝道電荷密度溝道電荷密度 Cox:單位面積柵電容單位面積柵電容 溝道單位長度電荷溝道單位長度電荷(C/m) WCox:MOSFET單位長度的總電容單位長度的總電容 Qd(x): :沿溝道點(diǎn)沿溝道點(diǎn)x x處的電荷密度處的電荷密度 V(x):溝道溝道x x點(diǎn)處的電勢點(diǎn)處的電勢 I/V特性的推導(dǎo)（1） 電荷移電荷移 動速度動速度 (m/s)

13、 V(x)|x=0=0, V(x)|x=L=VDS d I = Q .v doxGSTH Q =W C (V- V ) doxGSTH Q (x) = WC (V- V(x) - V) 2021/2/6 32 I/V特性的推導(dǎo)（2） 對于半導(dǎo)體對于半導(dǎo)體: DoxGSTH I= -WC V- V(x) - V = = E E d dV V( (x x) ) E E( (x x) ) = = - - d dx x 且且 DoxGSTHn dV(x) I= WCV- V(x) - V dx dV DS V L DoxnGSTH x=0V=0 I d(x) =WCV- V(x) - V DS V L

14、2 D0noxGSTH0 1 I x= WC (V- V)V(x) -V(x) 2 2 DnoxGSTHDSDS W1 I=C(V- V )V-V L2 2021/2/6 33 三極管區(qū)的MOSFET（0 VDS VGSVT） 等效為一個等效為一個 壓控電阻壓控電阻 2 DnoxGSTHDSDS W1 I=C(V- V )V-V L2 DnoxGSTHDS W I=C(V- V )V L DSGSTH V 2(V- V ) on noxGSTH 1 R= W C(V- V ) L 2021/2/6 34 I/V特性的推導(dǎo)（3） 三極管區(qū)三極管區(qū)(線性區(qū)線性區(qū)) 每條曲線在每條曲線在VDSVGS

15、VTH時時 取最大值取最大值,且大小為且大小為: 2 DnoxGSTHDSDS W1 I=C(V- V )V-V L2 2 2 nox DGSTH CW I=(V- V ) L VDSVGSVTH時溝道剛好被夾斷時溝道剛好被夾斷 2021/2/6 35 飽和區(qū)的MOSFET（VDS VGSVT） IDnCox W L (VGSVTH)VDS 1 2 VDS2 ID nCox 2 W L (VGSVTH) 2 V DSVGSVTH (Pinchoff) Qd(x)WCox(VGSV(x)VTH) 當(dāng)當(dāng)V(x)接近接近VGS- VT,Qd(x)接近于接近于0,即即 反型層將在反型層將在XL處終處終

16、 止止,溝道被夾斷。溝道被夾斷。 2021/2/6 36 NMOS管的大信號特性和工作區(qū)域以及 電流公式 2 nox DGSTHDSDS C W I =2(V-V )V-V 2L 2 nox DGSTH C W I=(V- V ) 2L 0 D I 截止區(qū)截止區(qū),VgsVTH VDSVTH VDS Vgs - VTH 2021/2/6 37 MOSFET的I/V特性 Triode Region VDSVGS-VT 溝道電阻隨溝道電阻隨VDS 增加而增加導(dǎo)增加而增加導(dǎo) 致曲線彎曲致曲線彎曲 曲線開始斜曲線開始斜 率正比于率正比于 VGS-VT VDSVTN;VdVg-VTHN PMOS飽和條件飽

17、和條件: VgsVTP ;VdVg| VTP | g d g d 判斷判斷MOS管是否工作在飽和區(qū)時管是否工作在飽和區(qū)時,不必考慮不必考慮Vs 2021/2/6 43 MOSFET開關(guān)（Switch Model of NMOS Transistor） Gate Source (of carriers) Drain (of carriers) | VGS | | VGS | | VT | Open (off) (Gate = 0) Closed (on) (Gate = 1) Ron 2021/2/6 44 MOS模擬開關(guān) MOS管為什么可用作模擬開關(guān)管為什么可用作模擬開關(guān)? MOS管管D、S可

18、互換可互換,電流可以雙向流動。電流可以雙向流動。 可通過柵源電源（可通過柵源電源（Vgs）方便控制）方便控制MOS管的管的 導(dǎo)通與關(guān)斷。關(guān)斷后導(dǎo)通與關(guān)斷。關(guān)斷后Id0 2021/2/6 45 4 二級效應(yīng) 體效應(yīng) 溝道調(diào)制效應(yīng) 亞閾值導(dǎo)電特性 2021/2/6 46 體效應(yīng) VB1,是一個非理想因子是一個非理想因子) VGSVTH,ID不是無限小而是與VGS呈現(xiàn)指數(shù)關(guān)系 2021/2/6 55 MOS管亞閾值導(dǎo)電特性的Pspice仿真結(jié)果 VgS logID 仿真條件仿真條件: VT0.6 W/L100/2 MOS管亞閾值電流管亞閾值電流ID一般為幾十一般為幾十幾百幾百nA, 常用于低功耗放大

19、器、帶隙基準(zhǔn)設(shè)計(jì)。常用于低功耗放大器、帶隙基準(zhǔn)設(shè)計(jì)。 2021/2/6 56 5器件模型 版圖 2021/2/6 57 6 2021/2/6 58 2021/2/6 59 2021/2/6 60 2021/2/6 61 2021/2/6 62 NMOS 晶體管C-V 特性 2021/2/6 63 2021/2/6 64 2021/2/6 65 2021/2/6 66 2021/2/6 67 2021/2/6 68 2021/2/6 69 減小MOS器件電容的版圖結(jié)構(gòu) 對于圖對于圖a:CDB=CSB = WECj + 2(W+E)Cjsw 對于圖對于圖b: CDB=(W/2)ECj+2(W/2)

20、+E)Cjsw CSB=2(W/2)ECj+2(W/2)+E)Cjsw = WECj +2(W+2E)Cjsw 減小結(jié)電容的方法減小結(jié)電容的方法“折疊折疊”結(jié)構(gòu)或結(jié)構(gòu)或“叉指結(jié)叉指結(jié) 構(gòu)構(gòu)” 2021/2/6 70 三 MOS 低頻小信號模型 2021/2/6 71 2021/2/6 72 基本的 MOS 小信號模型 2021/2/6 73 考慮二級效應(yīng)后的小信號模型 0 1考慮溝道調(diào)制信號 ) )v v( (1 1) )V V( (v v L L W W ) )C C( ( 2 2 1 1 i i D DS S 2 2 T TH HG GS So ox xn nD D 用獨(dú)立源來表示 用電阻來表示 2021/2/6 74 2考慮體效應(yīng)后的小信號模型 sisub THTH0FSBF ox 2q N V=V+2 +V-2 , = C 0 2021/2/6 75 在飽和區(qū)gmb可以表示為 2021/2/6 76 MOS 低頻小信號模型 2021/2/6 77 例:求下列電路的低頻小信號電阻(0) XXmgs0XmX0 V= (I- g V )r = (I- g V )r m 0XX 0 (1 + g r )V