CIC積分梳狀濾波器的設(shè)計課件

1、CIC積分梳狀濾波器的設(shè)計1 CIC積分梳狀濾波器的設(shè)計 CIC積分梳狀濾波器的設(shè)計2 1.課題的寫作目的和思路 本課題的任務(wù)就是了解CIC濾波器的基 本原理、特點。對CIC濾波器出現(xiàn)的幾個問 題給出了解決方案，以及對其進(jìn)行改善。 最后用采用Quartus II仿真軟件對三級CIC 濾波器代碼進(jìn)行測試仿真。 CIC積分梳狀濾波器的設(shè)計3 2.CIC濾波器的發(fā)展史 隨著信息時代和數(shù)字世界的到來，數(shù) 字信號處理在通信、語音、圖像、自動控 制、雷達(dá)、軍事、航空航天、醫(yī)療和家用 電器等眾多領(lǐng)域得到了廣泛的應(yīng)用。在數(shù) 字信號處理應(yīng)用中，數(shù)字濾波器十分重要 并已獲得廣泛應(yīng)用。數(shù)字信號處理中多采 樣率的應(yīng)用

2、非常普遍,尤其在軟件無線電中 應(yīng)用廣泛。 CIC濾波器就是多采樣處理常 用的器件之一。 CIC積分梳狀濾波器的設(shè)計4 3.CIC濾波器的簡單介紹 CIC（Cascaded Integral Comb）抽取濾 波器，最初由Hogenauer提出，因為它結(jié)構(gòu) 簡單，而且實現(xiàn)時無需乘法器和系數(shù)的存 儲，所以作為一種簡單有效的抽樣率轉(zhuǎn)換 方法，CIC已被廣泛的應(yīng)用于通信和信號處 理領(lǐng)域。CIC濾波器通常是由一個積分梳狀 濾波器和一個抽取濾波器級聯(lián)組合而成， 其中級聯(lián)的積分梳狀濾波器又分為積分部 分和梳狀部分。 CIC積分梳狀濾波器的設(shè)計5 4.濾波器設(shè)計時遇到的問題與改進(jìn) 在DSP設(shè)計中，幾乎都會面對

3、如何解決 溢出問題，CIC濾波器設(shè)計也不例外。擴(kuò)展 表示精度可以解決寄存器溢出問題。該辦法 有一個缺點是濾波器各階段信號表示精度需 要擴(kuò)展，從而造成部分寄存器浪費。 CIC濾 波器的阻帶衰減和過渡帶特性不是很好，可 以通過級聯(lián)的方法來實現(xiàn)加大過渡帶和阻帶 的衰減，還可以通過在CIC濾波器后加補(bǔ)償 濾波器的方法來實現(xiàn)對CIC濾波器性能的改 進(jìn)。 CIC積分梳狀濾波器的設(shè)計6 5. Verilog HDL代碼實現(xiàn) Verilog HDL是一種硬件描述語言，用它 可以表示邏輯電路圖、邏輯表達(dá)式，還可 以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 它是由GDA公司的PhilMoorby在1983年末 首創(chuàng)的，

4、最初只設(shè)計了一個仿真與驗證工 具，之后又陸續(xù)開發(fā)了相關(guān)的故障模擬與 時序分析工具。 CIC積分梳狀濾波器的設(shè)計7 Verilog HDL開發(fā)流程如下圖： 設(shè)計規(guī)范 文本編輯 功能仿真 邏輯綜合 布局布線 時序仿真 編程下載 CIC積分梳狀濾波器的設(shè)計8 6.仿真綜合 Quartus II 是Altera公司的綜合性PLD開發(fā)軟件， 支持原理圖、VHDL、VerilogHDL以及AHDL （Altera Hardware Description Language）等多 種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器， 可以完成從設(shè)計輸入到硬件配置的完整PLD設(shè)計 流程。 Quartus II 通過和

5、DSP Builder工具與 Matlab/Simulink相結(jié)合，可以方便地實現(xiàn)各種 DSP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng) （SOPC）開發(fā)，集系統(tǒng)級設(shè)計、嵌入式軟件開 發(fā)、可編程邏輯設(shè)計于一體，是一種綜合性的開 發(fā)平臺。 CIC積分梳狀濾波器的設(shè)計9 用Quartus II對三級濾波器進(jìn)行仿真，得出波形 CIC積分梳狀濾波器的設(shè)計10 從波形中可以看出 輸入 X_in=100,ComReg00=496000,ComReg10=49 6000, ComReg20=0,ComReg30=0,y_out=0. 2.輸入X_in為100,ComReg00=4166400， ComReg10=4166400， ComReg20=496000, ComReg30=0,y_out=0. 3.輸入X_in為100, ComReg00=14288000,