EDA技術(shù)與FPGA應(yīng)用設(shè)計交通燈控制器

1、本科課程設(shè)計報告課程名稱：EDA技術(shù)與FPGA應(yīng)用設(shè)計設(shè)計項目：交通燈控制器實驗地點：CPLD實驗室指導(dǎo)教師：張文愛2016年5月24日一、設(shè)計要求設(shè)計一個由一條主干道和一條支干道的十字路口的交通燈控制 器，具體要求如下:(1) 主、支干道各設(shè)有一個綠、黃、紅指示燈，兩個顯示數(shù)碼管。(2) 主干道處于常允許通行狀態(tài)，而支干道有車來才允許通行。當(dāng)主干道允許通行亮綠燈時，支干道亮紅燈。而支干道允許通行亮綠 燈時，主干道亮紅燈。(3) 當(dāng)主、支道均有車時，兩者交替允許通行，主干道每次放行45 s,支干道每次放行25 s,由亮綠燈變成亮紅燈轉(zhuǎn)換時，先亮5 s 的黃燈作為過渡，并進(jìn)行減計時顯示。二、設(shè)計

2、方案(1) 設(shè)置支干道有車開關(guān)SB。(2) 系統(tǒng)中要求有45秒、25秒和5秒三種定時信號，需要設(shè)計 三種相應(yīng)的計時顯示電路。計時方法為倒計時。定時的起始信號由主 控電路給出，定時時間結(jié)束的信號輸入到主控電路。(3) 主控制電路的輸入信號一方面來自車輛檢測，另一方面來自 45秒、25秒、5秒的定時到信號；輸出有計時啟動信號(置計數(shù)起 始值)和紅綠燈驅(qū)動信號。狀態(tài)轉(zhuǎn)移如圖所示，用狀態(tài)機描述。45s耒到或文干道無車25$耒到三、設(shè)計步驟TYPE STATE_TYPE IS(A，B,CD);SIGNAL p_STATE,restate: STATE_TYPE;BEGINreg:PROCESS(CLK,

3、 rst) ISBEGINif rst=,l, thenp_STATEMR=,0,; MY=,0,;MG=1;BR=,1,; BY=,0,; BG=,0,;IF(SB AND cnt)=T THENn_STATEv 二 B;di*=,00000101M; EN=,0,;ELSEn_STATEv 二 A;di*=,01000101M; ENMR=,0,; MY=I1,; MG=,0,;BR=1; BY=,0,; BG=0;IF ent二TTHENn_STATE=C; di*=”00100101”；EN=,0,;ELSEn_STATEv二B; di*=,l01000101H; ENMR=,1,;

4、MY=,0,; MG=,0,;BR=,0,; BY=0; BG=,1,;IF ent二THENn_STATE=D; di*=|,00000101,1; EN=,0,;ELSEn_STATEv=C; din=,01000101N; ENMR=,1,; MY=,0,;MG=,0,;BR=,0,; BY=,1,; BG=0;IFcnt=TTHENn_STATE=A;din=,01000101n; EN=,0,;ELSEn_STATEv=D; din=,01000101H; EN=I1,;END IF;END CASE;END PROCESS com;END ARCHITECTURE ART;2.JS

5、QLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEESTD_LOGIC_UNSIGNEDALL;ENTITY jsq ISPORT(en, RST: IN STD_LOGIC;Din: IN STD_L0GIC_VECT0R(7 DOWNTO 0); CLK:IN STD_LOGIC;Cnt:OUTSTD_LOGIC;QH, QL:BUFFER STD_L0GIC_VECT0R(3 DOWNTO 0); END ENTITY jsq;ARCHITECTURE ART OF jsq ISBEGINcntv二T WHEN (QH=,0000H AND

6、 QL=nOOOOu) ELSE O;PROCESS(CLK 疋 n,RST)BEGINIF RST=I1, THENQHvioiocrwoior；ELSIF CLKEVENT AND CLK=T THENIF en=l0, THENQH=Din(7 DOWNTO 4);QL=Din(3 DOWNTO 0);elslFQL=O THENQL=,1001H;IF QH=0 THENQHvilOOU;ELSEQH=QH-1;END IF;ELSEQL=QL-1;END IF;END IF;END PROCESS;END ARCHITECTURE ART;LIBRARY IEEE;USE IEEES

7、TD_LOGIC_1164ALL;USE IEEESTD_LOGIC_UNSIGNEDALL;ENTITY workl ISPORT (CLK : IN STD_LOGIC;RST:IN STD_LOGIC;ENA:IN STD_LOGIC;OUTY:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);COUT:OUT STD_LOGIC);END workl;ARCHITECTURE BEHAV OF workl ISSIGNAL CQI: STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINP_REG:PROCESS(CLK/RST；ENA)BEGINIF R

8、ST = TTHEN CQI = ”0000”;ELSIF CLK 1 EVENT AND CLK = THENIF ENA = lTHEN CQI = CQI + 1;END IF;END IF;OUTY = CQI;END PROCESS P_REG;COUT WHEN “OOOf =WHEN ”0010” =WHEN OOll11 =WHEN 500” =WHEN OlOl11 =WHEN OHO11 =WHEN=WHEN ,1000,=WHEN ,1001,1 =LED7S=N0TLED7S=N0T OOOOllO11;LED7S=N0T lOllOll;LED7S=N0T lOOll

9、ll;LED7S=N0T lOOHO11;LED7S=N0TLED7S=N0TLED7S=N0T ,0000111H;LED7S=N0TLED7SWHEN ,1011,1 =WHEN ,1100u =WHEN ,1101,1 =WHEN ,1110,i =WHEN Hiiir =LED7S=NOT ,1110111,;LED7S=NOT llllOO11;LED7S=NOT ,0111001H;LED7Sv 二 NOTUOMMO”;LED7SNULL;END CASE;END PROCESS;六、設(shè)計結(jié)果編譯結(jié)果:w v-fc k *i i r f I *! I MSI iwrti I Ha?. 1 ft&MVJ心（g）j f V U SwMIAW吉 ：ifE 科 mmr/ ffl n wMtQu89 + Mae A59* 匸3ft-A.cw 7r-*.vr Fy ra*-rwV?* Bk.PibiK- “5z12ffee Bji XV tw(tMm 7imMl A*alt*v zr mW3W O avrv * Frrn i. .： ”r c tr5A mos wwcwtrrmL. 0 - eficst 2. s iS *、-F:.*(、/、 ：；：0丿、*4,左丿、,ly J、m,、tKW.,uly