基于Multisim 的任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)

1、基于multisim 的任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì) 摘 要 計(jì)數(shù)器是數(shù)字系統(tǒng)中最基本的元件之一，本文系統(tǒng)地介紹了任意進(jìn)制的計(jì)數(shù)器的設(shè)計(jì)方法以及通過在仿真軟件上如何實(shí)現(xiàn)。 文章首先介紹了計(jì)數(shù)器的原理以及應(yīng)用前景，multisim的特點(diǎn)和它用于電路仿真上的優(yōu)點(diǎn)，能夠縮短電路的設(shè)計(jì)研發(fā)時(shí)間，大大提高電路開發(fā)效率，同時(shí)它帶有的各種模擬測試設(shè)備，可以準(zhǔn)確地對電路的各個(gè)參數(shù)進(jìn)行測量，可以方便地進(jìn)電路進(jìn)行調(diào)試。計(jì)數(shù)器可以用觸發(fā)器和門電路組合而成，但在實(shí)際應(yīng)用中存在諸多不便，根據(jù)需要，通常利用集成計(jì)數(shù)器來構(gòu)成任意進(jìn)制的計(jì)數(shù)器。在中規(guī)模集成計(jì)數(shù)芯片中，最常見的是十進(jìn)制計(jì)數(shù)器74ls160和十六進(jìn)制計(jì)數(shù)器74ls161

2、。使用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器構(gòu)成任意進(jìn)制的計(jì)數(shù)器有著明顯的優(yōu)點(diǎn)，可使電路簡化，減少連線，提高電路的可靠性。通過對上面這兩個(gè)芯片的邏輯功能的分析，可通過異步清零法和同步置數(shù)法來組成電路，同時(shí)可根據(jù)需要來確定芯片的個(gè)數(shù)，當(dāng)計(jì)數(shù)小于16時(shí)，僅用一個(gè)芯片通過門電路連接即可，如果大于16,則需要對芯片進(jìn)行級聯(lián)來組成計(jì)數(shù)電路，有并行級聯(lián)和串行級聯(lián)兩種方法，通過用multisim仿真能夠使我們更好地掌握計(jì)數(shù)器的設(shè)計(jì)方法。關(guān)鍵字 ： 計(jì)數(shù)器 ,級連法,復(fù)位法。the design of arbitrary binary counter based on multisim abstract counter

3、 is a basic logic element in digital system.the paper expounds the method and artifice about how to design simple reliable counter in multisim. first of all, ths paper presents the principle of the digital counter.multisim has many advantages in the design of electric circuits .it canimprove the des

4、ign efficiency with multisim.at the same time, with a variety of simulated test equipments, it can accurately measure the various parameters,and then you can easily debug into the circuit. the counter can be combinated with triggers and gates. however, there is a lot of inconveniences in practical a

5、pplications.we usually use the integrated chips to form the arbitrary counters,such as 74160 and 74161.there are many advantages in the way, it can simplify the circuit to reduce the connections, to improve the reliability of circuit. through analysis of the function of the two chips,we can form the

6、 circuits through asynchronous and synchronous method.at the same time,the number of the chips can be determined in need. when the count is less than 16,one chip is enough.if no,you need to cascade more than one chip to form the circuit,it has two ways: parallel cascade and serial cascade.we can gra

7、sp the counter design better in using multisim. key words: counter，cascade，set.目 錄摘要 .abstract. 1 引言12 計(jì)數(shù)器及multisim的簡介12.1 計(jì)數(shù)器簡介12.2 multisim的簡介33 設(shè)計(jì)思路和方法43.1 nm時(shí)的設(shè)計(jì)方法43.1.1 復(fù)位法53.1.2 預(yù)置數(shù)法63.2 nm時(shí)的設(shè)計(jì)方法如果nm，則只需一片n進(jìn)制計(jì)數(shù)器作適當(dāng)連接就可以實(shí)現(xiàn)。要由n進(jìn)制計(jì)數(shù)器設(shè)計(jì)成m進(jìn)制的計(jì)數(shù)器，只需要在計(jì)數(shù)過程中設(shè)法跳過nm個(gè)狀態(tài)就可以了，實(shí)現(xiàn)跳越的方法有兩種。3.1.1復(fù)位法 也稱清零法，適用于有

8、置數(shù)功能的計(jì)數(shù)器。按執(zhí)行復(fù)位操作是否需要時(shí)鐘脈沖配合又分為同步復(fù)位法和異步復(fù)位方式，大多數(shù)集成計(jì)數(shù)器采用異步清零方式。（1）異步清零：如圖3-1所示，計(jì)數(shù)器從s0狀態(tài)開始計(jì)數(shù)到sm狀態(tài)時(shí)譯碼產(chǎn)生一個(gè)清零信號，加到計(jì)數(shù)器的置零輸入端，計(jì)數(shù)器立刻返回s0狀態(tài)，開始下一輪計(jì)數(shù)循環(huán)。sm狀態(tài)只存在極短的時(shí)間，只是一個(gè)過渡狀態(tài)，不是穩(wěn)定狀態(tài)，在計(jì)數(shù)循環(huán)中不包含狀態(tài)sm，只有s0-sm一共m個(gè)狀態(tài)，從而構(gòu)成m進(jìn)制計(jì)數(shù)器。（2）同步清零：如圖3-2所示，同步清零方式需要時(shí)鐘脈沖的到來才執(zhí)行清零操作，沒有過渡狀態(tài)，所以應(yīng)該以sm1狀態(tài)譯碼產(chǎn)生清零信號。在計(jì)數(shù)循環(huán)中包含狀態(tài)sm-1,也有s0-sm-1一共m個(gè)穩(wěn)

9、定狀態(tài)，構(gòu)成m進(jìn)制計(jì)數(shù)器。 但應(yīng)當(dāng)注意的是：復(fù)位法不論采用哪種方式復(fù)位都有一個(gè)缺陷，那就是計(jì)數(shù)循環(huán)不包含產(chǎn)生進(jìn)位輸出的狀態(tài)sm-1,所以計(jì)數(shù)器的進(jìn)位端不起作用，不會(huì)有進(jìn)位輸出，需要另加進(jìn)位輸出電路，使電路復(fù)雜：另外，如果采用異步清零方式，由于清零信號存在時(shí)間極短，可能會(huì)有某些觸發(fā)器沒有完成復(fù)位，因此這種方式可靠性不高。 圖3-1 圖3-2如下圖的六進(jìn)制計(jì)數(shù)器。 圖3-3 六進(jìn)制計(jì)數(shù)器電路圖3-3圖所示電路是采用異步置零法構(gòu)建的六進(jìn)制的計(jì)數(shù)器，從0000開始計(jì)數(shù)，當(dāng)qdqcqbqa輸出為0110時(shí)，擔(dān)任譯碼器的與非門u2a輸出一個(gè)低電平到clr，將計(jì)數(shù)器置零，回到0000狀態(tài)。 3.1.2 預(yù)置

10、數(shù)法 適用于具有預(yù)置數(shù)功能的集成計(jì)數(shù)器。如圖3-2所示，與清零操作一樣，預(yù)置數(shù)操作也有同步也異步方式之分。同步方式需要有時(shí)鐘脈沖信號與預(yù)置數(shù)信號同時(shí)作用才執(zhí)行預(yù)置數(shù)操作；而異步方式不需要時(shí)鐘信號的同步，只要有預(yù)置數(shù)信號就立即執(zhí)行，與異步復(fù)位相似，也存在一個(gè)過渡狀態(tài)。 在具有同步置數(shù)功能的計(jì)數(shù)器中，使用一個(gè)穩(wěn)定狀態(tài)（稱為置數(shù)邏輯狀態(tài)）來產(chǎn)生置數(shù)邏輯，當(dāng)該狀態(tài)出現(xiàn)時(shí)，計(jì)數(shù)器狀態(tài)在下一個(gè)時(shí)鐘有效沿來到后回到預(yù)置數(shù)狀態(tài)如下圖是由十進(jìn)制計(jì)數(shù)器74160構(gòu)成的七進(jìn)制計(jì)數(shù)器，將計(jì)數(shù)輸出端qb和q接在與非門7400的兩個(gè)輸入端上，將7400的輸出端接在計(jì)數(shù)器同步置數(shù)端，當(dāng)n-1（）qdqbqcqa=0110,

11、load=0,在時(shí)鐘脈沖有效沿到來時(shí)，由于daba0000,電路被置成0000狀態(tài)，電路的一個(gè)周期中有七個(gè)穩(wěn)定狀態(tài)，因此為七進(jìn)制的加法計(jì)數(shù)器。 圖3-4 七進(jìn)制計(jì)數(shù)器3.2 nm，然后使用復(fù)位法或預(yù)置數(shù)功能跳過nl m個(gè)狀態(tài)即可，只不過這時(shí)復(fù)位或預(yù)置數(shù)操作是對各片集成電路同時(shí)進(jìn)行的。但必須注意的是，最好使用同種型號的計(jì)數(shù)器芯片進(jìn)行級連。如果選用的是不同型號集成計(jì)數(shù)器，必須保證它們的預(yù)置數(shù)方式或復(fù)位方式都要一致（都是同步或都是異步的）。（1） 整體復(fù)位法：先將兩片74ls161按并行進(jìn)位方式級連成256進(jìn)制，因?yàn)?4ls161的復(fù)位方式為異步復(fù)位，采用復(fù)位法設(shè)置計(jì)數(shù)循環(huán)應(yīng)為00000000-10

12、100010,應(yīng)以101000011狀態(tài)譯碼作為清零信號，同時(shí)加在兩片74ls161復(fù)位端，并將兩片的預(yù)置數(shù)端都接無效電平即可。上述計(jì)數(shù)循環(huán)和復(fù)位信號是怎樣確定的呢？s0 -sm-1 循環(huán)正好組成m進(jìn)制，由于異步復(fù)位方式要有一個(gè)過渡狀態(tài)，所以要以sm 譯碼作為復(fù)位信號。如果計(jì)數(shù)器本身是同步方式復(fù)位的（如74ls163），則應(yīng)以sm-1 譯碼作為復(fù)位信號，沒有過渡狀態(tài)。用整體復(fù)位法將2片16進(jìn)制變數(shù)器并行進(jìn)位級聯(lián)構(gòu)成60進(jìn)制計(jì)數(shù)器。這里分析以兩片16進(jìn)制計(jì)數(shù)器構(gòu)成m60進(jìn)制計(jì)數(shù)器的實(shí)驗(yàn)電路為例，采用仿真軟件multisim進(jìn)行分析。用異步清零法將兩片16進(jìn)制構(gòu)成的6進(jìn)制和10進(jìn)制計(jì)數(shù)器并行進(jìn)位級

13、聯(lián)形成60進(jìn)制計(jì)數(shù)器時(shí)采用并行進(jìn)位進(jìn)行級聯(lián)，如圖中將u1,u5分別接成6進(jìn)制和10進(jìn)制。將圖中的u1,u5預(yù)置數(shù)控制端load接成+5v，u1的使能端ent，enp是由u5的輸出qd，qa所控制。即可實(shí)現(xiàn)由00-59循環(huán)計(jì)數(shù)的60進(jìn)制效果。（2）整體置數(shù)法：同樣先接成256進(jìn)制，這時(shí)預(yù)置數(shù)可有256種選擇，比如選擇計(jì)數(shù)循環(huán)為s5 s167 由于74ls161采用同步預(yù)置數(shù)方式（167-5+1）163），則應(yīng)以11111111（狀態(tài)s255）譯碼作為預(yù)置數(shù)信號，預(yù)置的數(shù)為01011101（狀態(tài)s93）,這時(shí)也可用高位片的進(jìn)位信號譯碼作為預(yù)置數(shù)信號（進(jìn)位信號預(yù)置數(shù)法），這樣設(shè)計(jì)出來的電路最簡單。如

14、果選用的計(jì)數(shù)器采用的是異步方式預(yù)置數(shù)（如74ls191），則要有一個(gè)過渡狀態(tài)。 其實(shí)m不是素?cái)?shù)也可以用整體預(yù)置數(shù)法或者整體復(fù)位法設(shè)置，往往比用拆分法更為簡單些。例如用74ls161設(shè)計(jì)250進(jìn)制計(jì)數(shù)器，如用拆分法，可拆分為5510,最少要用三片，采用整體法則只需要用兩片即可（因?yàn)?50256），并且最好用進(jìn)位信號預(yù)置數(shù)法，以高位片的進(jìn)位信號譯碼作為預(yù)置數(shù)信號同時(shí)加到各片的預(yù)置數(shù)端。4 應(yīng)用數(shù)字電子時(shí)鐘的設(shè)計(jì)及實(shí)現(xiàn) 由以上所介紹的計(jì)數(shù)器的原理及設(shè)計(jì)方法，下面來簡要介紹一下在我們?nèi)粘Ｉ钪须x不開的數(shù)字電子時(shí)鐘的設(shè)計(jì)及實(shí)現(xiàn).4.1數(shù)字電子鐘結(jié)構(gòu) 數(shù)字電子鐘結(jié)構(gòu)電路是一個(gè)典型的典型的數(shù)字電路系統(tǒng)，它由

15、直流穩(wěn)壓電源，秒信號發(fā)生器，時(shí)、分、秒計(jì)數(shù)器以及較時(shí)和顯于電路組成。結(jié)構(gòu)框圖如下所示。秒顯示器分顯示器時(shí)顯示器秒計(jì)時(shí)器分計(jì)時(shí)器時(shí)計(jì)時(shí)器較時(shí)電路穩(wěn)壓電路秒脈沖發(fā)生器 圖4-1 數(shù)字電子鐘結(jié)構(gòu)框圖數(shù)字電子鐘結(jié)構(gòu)如上圖4-1所示，其工作原理：振蕩器產(chǎn)生穩(wěn)定的分頻脈沖信號，作為數(shù)字鐘的時(shí)間基準(zhǔn)，經(jīng)過分頻器的分頻輸出標(biāo)準(zhǔn)秒脈沖。秒計(jì)數(shù)器滿60后向分計(jì)數(shù)器進(jìn)位，分計(jì)數(shù)器滿60后向小時(shí)計(jì)數(shù)器進(jìn)位，小時(shí)計(jì)數(shù)器按照“24翻1或12翻1”規(guī)律計(jì)數(shù)。計(jì)數(shù)器的輸出分別由譯碼器送顯示器顯示。4.2 時(shí)鐘電路 即24/12進(jìn)制遞增計(jì)數(shù)器的設(shè)計(jì)。由兩片74160組成的能實(shí)現(xiàn)十二進(jìn)制和二十四進(jìn)制的同步遞增加數(shù)器，如圖 4-2

16、 所示。圖中個(gè)位與十位計(jì)數(shù)器均接成十進(jìn)制計(jì)數(shù)形式，采用同步級聯(lián)復(fù)位方式。選擇十進(jìn)制的輸出端和個(gè)位計(jì)數(shù)器的輸出端通過與非門控制兩片計(jì)數(shù)器的清零端，當(dāng)計(jì)數(shù)器的輸出端狀態(tài)為00100100，立即譯碼反饋清零，實(shí)現(xiàn)二十四進(jìn)制遞增計(jì)數(shù)；若選擇十位計(jì)數(shù)器的輸出端與個(gè)位計(jì)數(shù)器的輸出端經(jīng)與非門控制兩片計(jì)數(shù)器的清零端，當(dāng)計(jì)數(shù)器的狀態(tài)為00010010時(shí)，立即反饋清零，實(shí)現(xiàn)十二進(jìn)制遞增計(jì)數(shù)。敲擊q鍵可實(shí)現(xiàn)十二進(jìn)制與二十四進(jìn)制遞增計(jì)數(shù)器的轉(zhuǎn)換。該計(jì)數(shù)器用作數(shù)字的時(shí)計(jì)數(shù)器。同樣為簡化數(shù)字電子電路可將圖13-5的時(shí)計(jì)數(shù)器電子電路用子電路表示如圖4-2所示。 圖4-2 24/12時(shí)鐘電路 圖4-3 24/12時(shí)鐘電路4.

17、3 秒/分電路根據(jù)計(jì)數(shù)器74160的功能真值表，利用兩片74160組成的同步六十進(jìn)制遞增計(jì)數(shù)器如圖3所示，其中個(gè)位計(jì)數(shù)器（c1）接成十進(jìn)制形式。十位計(jì)數(shù)器（c2）選擇qc與qb做成反饋端，經(jīng)與非六（nend）輸出控制清零端（clr），接成六進(jìn)制計(jì)數(shù)形式。個(gè)位與十位計(jì)數(shù)器的進(jìn)位之間采用同步級連復(fù)位方式，將個(gè)位計(jì)數(shù)器的時(shí)位輸出控制端（rco）接至十位計(jì)數(shù)器的計(jì)數(shù)容許端（ent），完成個(gè)位對十位計(jì)數(shù)器的進(jìn)位控制。將個(gè)位計(jì)數(shù)器的rco端和十位計(jì)數(shù)器的qc、qa端經(jīng)過與六and1和and2由co端輸出，作為六十進(jìn)制的進(jìn)位輸出脈沖信號。當(dāng)計(jì)數(shù)器計(jì)數(shù)狀態(tài)為59時(shí)，co端輸出高電平，在同步級聯(lián)方式下，容許高位

18、計(jì)數(shù)器計(jì)數(shù)。電路創(chuàng)建完成后，進(jìn)行仿真實(shí)驗(yàn)時(shí)，利用信號源庫中的1khz方波信號作為計(jì)數(shù)器的時(shí)鐘脈沖源。仿真電路圖如圖4-4所示。 圖4-4 秒/分電路因?yàn)槊朊}沖與分鐘計(jì)數(shù)均由六十進(jìn)制遞增計(jì)數(shù)器來完成,為在構(gòu)成數(shù)字鐘系統(tǒng)時(shí)使得電路簡化,圖4-4的電路可創(chuàng)建為子電路表示，如圖4-5所示。 圖4-5 秒鐘/分鐘計(jì)時(shí)子電路4.4數(shù)字電子鐘系統(tǒng)的組成 利用六十進(jìn)制和24/12進(jìn)制遞增計(jì)數(shù)器子電路構(gòu)成的數(shù)字電子系統(tǒng)如圖4-6所示。在數(shù)字電子鐘電路中，由兩個(gè)六十進(jìn)制同步遞增計(jì)數(shù)器分別構(gòu)成秒鐘計(jì)時(shí)器和分計(jì)時(shí)器，級連后完成秒、分計(jì)時(shí)，由24/12進(jìn)制同步遞增計(jì)數(shù)器實(shí)現(xiàn)小時(shí)計(jì)數(shù)。秒、分、時(shí)計(jì)數(shù)器之間采用同步級連方式

19、。開關(guān)q可實(shí)現(xiàn)十二進(jìn)制與二十四進(jìn)制遞增計(jì)數(shù)器的轉(zhuǎn)換。敲擊s和f鍵，可控制開關(guān)s和f將秒脈沖直接引入時(shí)，分計(jì)數(shù)器，實(shí)現(xiàn)時(shí)計(jì)數(shù)器和分計(jì)數(shù)器的校時(shí)。 圖4-6 數(shù)字電子鐘系統(tǒng)圖5結(jié)論計(jì)數(shù)器是一種應(yīng)用十分廣泛的時(shí)序電路，除用于計(jì)數(shù)、分頻外，還廣泛用于數(shù)字測量、運(yùn)算和控制，從小型數(shù)字儀表，到大型數(shù)字電子計(jì)算機(jī)，幾乎無所不在，是任何現(xiàn)代數(shù)字系統(tǒng)中不可缺少的組成部分。 利用集成計(jì)數(shù)器的清零端和置數(shù)端歸零，從而構(gòu)成按自然態(tài)序進(jìn)行計(jì)數(shù)的n進(jìn)制計(jì)數(shù)器的方法歸納如下：(1) 用同步清零端或置數(shù)端歸零構(gòu)成n進(jìn)制計(jì)數(shù)器。（a） 寫出狀態(tài)sn-1的二進(jìn)制代碼，如七進(jìn)制計(jì)數(shù)器sn-10101。（b） 求歸零邏輯，即求同步清

20、零端或置數(shù)控制信號的邏輯表達(dá)式，得用與非門的控制，使計(jì)數(shù)器到達(dá)sn-1狀態(tài)后，在時(shí)鐘脈沖有效沿到來時(shí)回到初始狀態(tài)。（c） 畫連線圖。（2） 用異步清零端或置數(shù)端歸零構(gòu)成n進(jìn)制計(jì)數(shù)器。（a） 寫出狀態(tài)sn的二進(jìn)制代碼，如六進(jìn)制計(jì)數(shù)器，sn0110。（b） 求歸零邏輯，即求異步清零端或置數(shù)控制信號的邏輯表達(dá)式，利用與非門的控制，使計(jì)數(shù)器到達(dá)sn狀態(tài)后，立即回到初始狀態(tài)。（c） 畫連線圖。 multisim軟件作為電子工作臺(tái)具有強(qiáng)大的功能，在電子工作臺(tái)上可以建立各種模擬、數(shù)字及混合電路，并進(jìn)行仿真，對教學(xué)和電路設(shè)計(jì)十分方便。multisim為用戶提供了與其它軟件共用良好的運(yùn)行、共享數(shù)據(jù)、更新結(jié)果以及

21、與其它工具之間的集成性，它不但增加了用戶設(shè)計(jì)過程的靈活性和反應(yīng)速度，而且極大地簡化了設(shè)計(jì)過程，其作用在數(shù)字電路的設(shè)計(jì)中尤為突出。利用multisim工具，用戶可以從概念、方法、協(xié)議等開始設(shè)計(jì)系統(tǒng)，大量工作可以通過計(jì)算機(jī)來完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出印制板的整個(gè)過程在計(jì)算機(jī)上自動(dòng)處理完成。通過對時(shí)鐘電路的仿真和設(shè)計(jì)，使我更加深刻地掌握了中小規(guī)模集成電路的使用以及仿真軟件的使用，為今后更好地從事電子方向的研究打下了牢固的基礎(chǔ)。 致 謝時(shí)光匆匆如流水，轉(zhuǎn)眼便是大學(xué)畢業(yè)時(shí)節(jié)，春夢秋云，聚散真容易。離校日期已日趨臨近，畢業(yè)論文的的完成也隨之進(jìn)入了尾聲。從開始進(jìn)入課題到論文的順利完成，一直都離不開老師、同學(xué)、朋友給我熱情的幫助，在這里請接受我誠摯的謝意!四年寒窗，所收獲的不僅僅是愈加豐厚的知識，更重要的是在閱讀、實(shí)踐中所培養(yǎng)的思維方式、表達(dá)能力和廣闊視野。很慶幸這些年來我遇到了許多恩師益友，無論在學(xué)習(xí)上、生活上還是工作上都給予了我無私的幫助和熱心的照顧，讓我在諸多方面都有所成長。感恩之情難以用語言量度，謹(jǐn)以最樸實(shí)的話語致以最崇高的敬意。同時(shí)還感謝四年來幫助和教育過我的張軍老師、王霞老師、韓喜亭老師、樊永良老師、羅中建老師、張鳳炳老師、陳揚(yáng)老師、胡代弟老師一路走來，從你們的身上我收獲無數(shù)，卻無以回報(bào)，謹(jǐn)此一并表達(dá)我的謝