怎樣做一塊好的PCB板

1、怎樣做一塊好的PCB板電路設(shè)計(jì) www.PCBT 2003-5-21 中國 PCB 技術(shù)網(wǎng) 大家都知道理做 PCB 板就是把設(shè)計(jì)好的原理圖變成一塊實(shí)實(shí)在在的 PCB 電 路板 ,請別小看這一過程 ,有很多原理上行得通的東西在工程中卻難以實(shí)現(xiàn) ,或 是別人能實(shí)現(xiàn)的東西另一些人卻實(shí)現(xiàn)不了 ，因此說做一塊PCB板不難，但要做 好一塊 PCB 板卻不是一件容易的事情。微電子領(lǐng)域的兩大難點(diǎn)在于高頻信 號和微弱信號的處理 ,在這方面 PCB 制作水平就顯得尤其重要 ,同樣的原理設(shè) 計(jì),同樣的元器件 ,不同的人制作出來的 PCB 就具有不同的結(jié)果 ,那么如何才 能做出一塊好的 PCB 板呢?根

2、據(jù)我們以往的經(jīng)驗(yàn) ,想就以下幾方面談?wù)勛约?的看法 一:要明確設(shè)計(jì)目標(biāo)接受到一個設(shè)計(jì)任務(wù) ,首先要明確其設(shè)計(jì)目標(biāo) ,是普通的 PCB 板、高頻 PCB 板、小信號處理 PCB 板還是既有高頻率又有小信號處理的 PCB 板，如果是 普通的 PCB 板,只要做到布局布線合理整齊 ,機(jī)械尺寸準(zhǔn)確無誤即可 ,如有中 負(fù)載線和長線 ,就要采用一定的手段進(jìn)行處理 ,減輕負(fù)載 ,長線要加強(qiáng)驅(qū)動 ,重 點(diǎn)是防止長線反射。 當(dāng)板上有超過 40MHz 的信號線時(shí)， 就要對這些信號線 進(jìn)行特殊的考慮，比如線間串?dāng)_等問題。如果頻率更高一些，對布線的長度 就有更嚴(yán)格的限制，根據(jù)分布參數(shù)的網(wǎng)絡(luò)理論，高速電路與其連線間的相

3、互 作用是決定性因素，在系統(tǒng)設(shè)計(jì)時(shí)不能忽略。隨著門傳輸速度的提高，在信 號線上的反對將會相應(yīng)增加，相鄰信號線間的串?dāng)_將成正比地增加，通常高 速電路的功耗和熱耗散也都很大，在做高速 PCB 時(shí)應(yīng)引起足夠的重視。 當(dāng)板上有毫伏級甚至微伏級的微弱信號時(shí)，對這些信號線就需要特別的關(guān) 照，小信號由于太微弱，非常容易受到其它強(qiáng)信號的干擾，屏蔽措施常常是 必要的，否則將大大降低信噪比。以致于有用信號被噪聲淹沒，不能有效地 提取出來。對板子的調(diào)測也要在設(shè)計(jì)階段加以考慮，測試點(diǎn)的物理位置，測 試點(diǎn)的隔離等因素不可忽略， 因?yàn)橛行┬⌒盘柡透哳l信號是不能直接把探頭 加上去進(jìn)行測量的。此外還要考慮其他一些相關(guān)因素，如

4、板子層數(shù)，采用元 器件的封裝外形，板子的機(jī)械強(qiáng)度等。在做 PCB 板子前，要做出對該設(shè)計(jì) 的設(shè)計(jì)目標(biāo)心中有數(shù)。二。了解所用元器件的功能對布局布線的要求 我們知道，有些特殊元器件在布局布線時(shí)有特殊的要求，比如 LOTI 和 APH 所用的模擬信號放大器，模擬信號放大器對電源要求要平穩(wěn)、紋波小。模擬 小信號部分要盡量遠(yuǎn)離功率器件。 在OTI板上，小信號放大部分還專門加有 屏蔽罩，把雜散的電磁干擾給屏蔽掉。 NTOI 板上用的 GLINK 芯片采用的是 ECL 工藝，功耗大發(fā)熱厲害， 對散熱問題必須在布局時(shí)就必須進(jìn)行特殊考慮， 若采用自然散熱，就要把 GLINK 芯片放在空氣流通比較順暢的地方，而且

5、 散出來的熱量還不能對其它芯片構(gòu)成大的影響。 如果板子上裝有喇叭或其他 大功率的器件，有可能對電源造成嚴(yán)重的污染這一點(diǎn)也應(yīng)引起足夠的重視 . 三. 元器件布局的考慮 元器件的布局首先要考慮的一個因素就是電性能， 把連線關(guān)系密切的元器件 盡量放在一起，尤其對一些高速線，布局時(shí)就要使它盡可能地短，功率信號 和小信號器件要分開。 在滿足電路性能的前提下， 還要考慮元器件擺放整齊、 美觀，便于測試，板子的機(jī)械尺寸，插座的位置等也需認(rèn)真考慮。高速系統(tǒng) 中的接地和互連線上的傳輸延遲時(shí)間也是在系統(tǒng)設(shè)計(jì)時(shí)首先要考慮的因素。信號線上的傳輸時(shí)間對總的系統(tǒng)速度影響很大，特別是對高速的 ECL 電路， 雖然集成電路塊

6、本身速度很高，但由于在底板上用普通的互連線（每 30cm 線長約有2ns的延遲量）帶來延遲時(shí)間的增加，可使系統(tǒng)速度大為降低象移 位寄存器，同步計(jì)數(shù)器這種同步工作部件最好放在同一塊插件板上，因?yàn)榈?不同插件板上的時(shí)鐘信號的傳輸延遲時(shí)間不相等， 可能使移位寄存器產(chǎn)主錯 誤，若不能放在一塊板上，則在同步是關(guān)鍵的地方，從公共時(shí)鐘源連到各插 件板的時(shí)鐘線的長度必須相等。四，對布線的考慮隨著 OTNI 和星形光纖網(wǎng)的設(shè)計(jì)完成， 以后會有更多的 100MHz 以上的具有 高速信號線的板子需要設(shè)計(jì)，這里將介紹高速線的一些基本概念。1傳輸線印制電路板上的任何一條 “長”的信號通路都可以視為一種傳輸線。如果該 線

7、的傳輸延遲時(shí)間比信號上升時(shí)間短得多， 那么信號上升期間所產(chǎn)主的反射 都將被淹沒。 不再呈現(xiàn)過沖、 反沖和振鈴，對現(xiàn)時(shí)大多數(shù)的 MOS 電路來說， 由于上升時(shí)間對線傳輸延遲時(shí)間之比大得多， 所以走線可長以米計(jì)而無信號 失真。而對于速度較快的邏輯電路，特別是超高速 ECL 集成電路來說，由 于邊沿速度的增快，若無其它措施，走線的長度必須大大縮短，以保持信號 的完整性。有兩種方法能使高速電路在相對長的線上工作而無嚴(yán)重的波形失 真， TTL 對快速下降邊沿采用肖特基二極管箝位方法， 使過沖量被箝制在比 地電位低一個二極管壓降的電平上，這就減少了后面的反沖幅度，較慢的上 升邊緣允許有過沖，但它被在電平“

8、H狀態(tài)下電路的相對高的輸出阻抗（50 80 Q）所衰減。此外，由于電平 “ H狀態(tài)的抗擾度較大，使反沖問題并不十 分突出，對 HCT 系列的器件，若采用肖特基二極管箝位和串聯(lián)電阻端接方 法相結(jié)合，其改善的效果將會更加明顯。當(dāng)沿信號線有扇出時(shí)，在較高的位 速率和較快的邊沿速率下，上述介紹的 TTL 整形方法顯得有些不足。因?yàn)?線中存在著反射波，它們在高位速率下將趨于合成，從而引起信號嚴(yán)重失真 和抗干擾能力降低。因此，為了解決反射問題，在 ECL 系統(tǒng)中通常使用另 外一種方法：線阻抗匹配法。用這種方法能使反射受到控制，信號的完整性 得到保證。嚴(yán)格他說，對于有較慢邊沿速度的常規(guī)TTL和CMOS器件來

9、說, 傳輸線并不是十分需要的 .對有較快邊沿速度的高速 ECL 器件，傳輸線也不 總是需要的。但是當(dāng)使用傳輸線時(shí)，它們具有能預(yù)測連線時(shí)延和通過阻抗匹 配來控制反射和振蕩的優(yōu)點(diǎn)。1 決定是否采用傳輸線的基本因素有以下五個。它們是：（1）系統(tǒng)信號的沿速率， （2）連線距離 （3）容性負(fù)載 （扇出的多少 ），（4）電阻性負(fù)載（線的端接方式） ； （5）允許的反沖和過沖百分比（交流抗擾度的降低程 度）。2傳輸線的幾種類型（1）同軸電纜和雙絞線：它們經(jīng)常用在系統(tǒng)與系統(tǒng)之間的連接。同軸電纜的特性阻抗通常有50Q和75Q,雙絞線通常為110Q。（2）印制板上的微帶線微帶線是一根帶狀導(dǎo) （信號線 ）與地平面之

10、間用一種電介質(zhì)隔離開。如果線 的厚度、寬度以及與地平面之間的距離是可控制的，則它的特性阻抗也是可 以控制的。微帶線的特性阻抗 Z0 為：式中：【Er為印制板介質(zhì)材料的相對介電常數(shù) 6 為介電質(zhì)層的厚度W 為線的寬度 t 為線的厚度單位長度微帶線的傳輸延遲時(shí)間， 僅僅取決于介電常數(shù)而與線的寬度或間隔 無關(guān)。（3）印制板中的帶狀線 帶狀線是一條置于兩層導(dǎo)電平面之間的電介質(zhì)中間的銅帶線。 如果線的厚度 和寬度、介質(zhì)的介電常數(shù)以及兩層導(dǎo)電平面間的距離是可控的，那么線的特 性阻抗也是可控的，帶狀線的特性阻抗乙為 :式中： b 是兩塊地線板間的距離W 為線的寬度t 為線的厚度 同樣，單位長度帶狀線的傳輸延

11、遲時(shí)間與線的寬度或間距是無關(guān)的；僅取決 于所用介質(zhì)的相對介電常數(shù)。3端接傳輸線 在一條線的接收端用一個與線特性阻抗相等的電阻端接， 則稱該傳輸線為并 聯(lián)端接線。它主要是為了獲得最好的電性能，包括驅(qū)動分布負(fù)載而采用的。 有時(shí)為了節(jié)省電源消耗， 對端接的電阻上再串接一個 104 電容形成交流端接 電路，它能有效地降低直流損耗。在驅(qū)動器和傳輸線之間串接一個電阻，而線的終端不再接端接電阻，這種端 接方法稱之為串聯(lián)端接。 較長線上的過沖和振鈴可用串聯(lián)阻尼或串聯(lián)端接技 術(shù)來控制串聯(lián)阻尼是利用一個與驅(qū)動門輸出端串聯(lián)的小電阻（一般為10-75 Q）來實(shí)現(xiàn)的.這種阻尼方法適合與特性阻抗來受控制的線相聯(lián)用（如底板

12、 布線，無地平面的電路板和大多數(shù)繞接線等。 串聯(lián)端接時(shí)串聯(lián)電阻的值與電路（驅(qū)動門）輸出阻抗之和等于傳輸線的特性 阻抗 .串聯(lián)聯(lián)端接線存在著只能在終端使用集總負(fù)載和傳輸延遲時(shí)間較長的 缺點(diǎn).但是，這可以通過使用多余串聯(lián)端接傳輸線的方法加以克服。 4非端接傳輸線如果線延遲時(shí)間比信號上升時(shí)間短得多， 可以在不用串聯(lián)端接或并聯(lián)端接的 情況下使用傳輸線，如果一根非端接線的雙程延遲（信號在傳輸線上往返一 次的時(shí)間）比脈沖信號的上升時(shí)間短，那么由于非端接所引起的反沖大約是 邏輯擺幅的 15。最大開路線長度近似為：Lmax v tr/2tpd式中： tr 為上升時(shí)間tpd 為單位線長的傳輸延遲時(shí)間5幾種端接方

13、式的比較 并聯(lián)端接線和串聯(lián)端接線都各有優(yōu)點(diǎn)，究竟用哪一種，還是兩種都用，這要 看設(shè)計(jì)者的愛好和系統(tǒng)的要求而定。 并聯(lián)端接線的主要優(yōu)點(diǎn)是系統(tǒng)速度快 和信號在線上傳輸完整無失真。 長線上的負(fù)載既不會影響驅(qū)動長線的驅(qū)動門 的傳輸延遲時(shí)間，又不會影響它的信號邊沿速度，但將使信號沿該長線的傳 輸延遲時(shí)間增大。在驅(qū)動大扇出時(shí)，負(fù)載可經(jīng)分支短線沿線分布，而不象串 聯(lián)端接中那樣必須把負(fù)載集總在線的終端。串聯(lián)端接方法使電路有驅(qū)動幾條平行負(fù)載線的能力， 串聯(lián)端接線由于容性負(fù) 載所引起的延遲時(shí)間增量約比相應(yīng)并聯(lián)端接線的大一倍， 而短線則因容性負(fù) 載使邊沿速度放慢和驅(qū)動門延遲時(shí)間增大，但是，串聯(lián)端接線的串?dāng)_比并聯(lián) 端

14、接線的要小， 其主要原因是沿串聯(lián)端接線傳送的信號幅度僅僅是二分之一 的邏輯擺幅，因而開關(guān)電流也只有并聯(lián)端接的開關(guān)電流的一半，信號能量小 串?dāng)_也就小。二 PCB 板的布線技術(shù)做 PCB 時(shí)是選用雙面板還是多層板，要看最高工作頻率和電路系統(tǒng)的復(fù)雜 程度以及對組裝密度的要求來決定。 在時(shí)鐘頻率超過 200MHZ 時(shí)最好選用多 層板。如果工作頻率超過 350MHz ，最好選用以聚四氟乙烯作為介質(zhì)層的印 制電路板，因?yàn)樗母哳l衰耗要小些，寄生電容要小些，傳輸速度要快些， 還由于 Z0 較大而省功耗，對印制電路板的走線有如下原則要求 (1)所有平行信號線之間要盡量留有較大的間隔，以減少串?dāng)_。如果有兩 條相距較近的信號線，最好在兩線之間走一條接地線，這樣可以起到屏蔽作 用。(2) 設(shè)計(jì)信號傳輸線時(shí)要避免急拐彎，以防傳輸線特性阻抗的突變而產(chǎn)生反 射，要盡量設(shè)計(jì)成具有一定尺寸的均勻的圓弧線。印制線的寬度可根據(jù)上述微帶線和帶狀線的特性阻抗計(jì)算公式計(jì)算， 印制電 路板上的微帶線的特性阻抗一般在 5