布爾代數(shù)和數(shù)字邏輯計算機組成原理PPT精品文檔

1、1,第3章布爾代數(shù)和數(shù)字邏輯,2,在布爾邏輯和計算機硬件電路之間建立起聯(lián)系 學會如何分析和設計簡單的邏輯電路 了解簡單的數(shù)字邏輯電路如何組合在一起形成復雜的計算機系統(tǒng),本章主要目標,3,運算器原理圖：參見實驗指導書,一個實例,4,實驗機箱,4,5,十九世紀末，英國數(shù)學家布爾發(fā)現(xiàn)人的邏輯思維可以用數(shù)學表達式表達，于是誕生了二進制的布爾邏輯代數(shù)。 當代計算機正是布爾邏輯代數(shù)思想的具體實現(xiàn) 但是布爾本人并不是計算機邏輯電路的實現(xiàn)者， John Atanasoff and Claude Shannon 是最早提出使用二值電路實現(xiàn)布爾邏輯的倡導者,3.1 概述,6,二十世紀中期，計算機曾被稱為“思想機”

2、或“電腦（Electronic Brains）”,許多人談起來都害怕。 如今，“電腦”一詞仍沿用，但其僅是數(shù)字電路的一個組織體，日常工作與生活中不可少的工具 布爾邏輯和當代計算機邏輯電路之間存在著緊密的關系，本章的內(nèi)容就是要學習布爾代數(shù)運算規(guī)則并應用于二值數(shù)字電路分析,3.1 概述,7,布爾代數(shù)是一種處理二值變量的邏輯數(shù)學 在形式邏輯中，二值表達為“真”與“假” 在數(shù)字系統(tǒng)中，二值表達為“開”“關”、“高”“低”、1，0） 布爾表達式表達了對布爾變量的操作 常見的三種操作是與（AND）,或（OR）, 非（ NOT,3.2 布爾代數(shù),8,兩個變量x,y的“與”（布爾積）,“或”（布爾或）的結果如

3、表所示。 如何用電路表示,3.2 布爾代數(shù),9,布爾非簡稱“非”，結果如表所示 有時以x 或 x表示非,3.2 布爾代數(shù),10,一個布爾函數(shù)必須滿足下列條件： 有布爾變量； 有布爾操作； 只有0，1二值之一,真值表是描述布爾運算的有效工具之一,3.2 布爾代數(shù),11,例如：構建下列函數(shù)的真值表，即列出變量組合值和函數(shù)結果值 為了清楚起見，表中包含了中間計算變量,3.2 布爾代數(shù),12,F(x,y,z)=xyz+xyz F(a,b,c)=ab+bc+abc,12,練習：列出下面表達式的真值表,13,13,答案,x y z xyz xyz xyz+xyz 0 0 0 0 1 1 0 0 1 0 1

4、 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 1 0 1,14,布爾代數(shù)表達式中的優(yōu)先權問題： 從高到低依次是 NOT AND OR,3.2 布爾代數(shù),15,數(shù)字電路和布爾代數(shù)的關系： 計算機中以數(shù)字電路實現(xiàn)布爾計算 布爾表達式越簡單電路實現(xiàn)起來越容易（規(guī)模越小） 為此，需要盡力化簡布爾表達式 簡單的電路價格便宜、功耗小、運行速度快 布爾表達式的化簡有多種方法和途徑,3.2 布爾代數(shù),16,布爾表達式化簡的0-1定律,注：冪等律（idempotent,恒等式,3.2 布爾代數(shù),17,交換律、結合律、分配

5、律,3.2 布爾代數(shù),18,吸收律、反演律（德摩根）、互補律,3.2 布爾代數(shù),19,吸收律（補充） x+ y=x+y x( +y)=xy 反演律的擴充:可以擴展到任意多個變量,3.2 布爾代數(shù),20,補函數(shù):補函數(shù)即原函數(shù)求反。 例如： 補函數(shù),3.2 布爾代數(shù),21,利用德摩根定律把函數(shù)F(x,y,x)=xy+xz+yz進行取反 F= xy+xz+yz =xy xz yz =(x+y)(x+z)(y+z) (未化簡,實例,3.2 布爾代數(shù),22,F=x(y+z),寫出其補函數(shù)式,練習,23,F=x+y+z,答案,24,補函數(shù)可以直接從原函數(shù)寫出來： 原變反，反變原，+變 ，變,3.2 布爾

6、代數(shù),25,F=x (y+z,實例,F=x+(y z)=x+yz,3.2 布爾代數(shù),26,利用布爾恒等式證明吸收律,實例,3.2 布爾代數(shù),27,證明德摩根定律 提示：可用真值表法,練習,3.2 布爾代數(shù),28,答案,兩邊相等成立,兩邊相等成立,3.2 布爾代數(shù),29,練習：使用上述化簡公式化簡函數(shù),3.2 布爾代數(shù),30,從前面的簡化過程看出，一種邏輯關系可以有許多表達形式 這些形式從邏輯結果看完全等價 邏輯上等價的表達式有相同的真值表 為不至于引起混亂，通常采用兩種標準的規(guī)范表達式,3.2 布爾代數(shù),31,與-或（積之和）形式：變量之間先“與”后“或” 或-與（和之積）形式：變量之間先“或

7、”后“與,3.2 布爾代數(shù),32,使用真值表直接寫出“與-或”表達式的方法： 把函數(shù)結果值為1的項直接寫出，然后相加（注意：結果不一定是最簡式,3.2 布爾代數(shù),33,化簡下列函數(shù),實例,34,F(x,y,z)=(x+y)(x+y,練習,35,F(x,y,z)=(x+y)(x+y) =xy xy DeMorgans, double complete =(xx)(yy) associative =0 inverse,答案,36,基于邏輯輸入變量，產(chǎn)生邏輯輸出結果的電路稱為邏輯門電路 一個門電路由若干個晶體管組成的，但邏輯上僅看作是一個單元 一個集成電路由若干個門組成，實現(xiàn)特定邏輯關系的變換,3.

8、3 邏輯門電路,37,三種基本的邏輯門符號：直接對應著其布爾操作（“與”門、“或”門、“非”門,38,異或”門,試寫出其表達式,39,與非”門和“或非”門是非常重要的兩個門 各兩種表示符號,40,任何邏輯關系都可以僅僅使用“與非”和“或非”兩種門電路構成，所以它們稱為“全能”門 易生產(chǎn)、造價低,41,一個邏輯門電路可以有多個輸入，至多兩個反相輸出,42,門電路組合起來可從邏輯上實現(xiàn)表達式的結果 圖示電路組合在一起，實現(xiàn)下面的邏輯表達式,3.4 數(shù)字電路元件,43,當電路的輸出僅與當前即時輸入狀態(tài)有關時，稱為組合邏輯電路。例如上述例子,3.5 組合邏輯電路,44,一個組合邏輯電路的實例： 半加器

9、，實現(xiàn)兩位數(shù)字相加并產(chǎn)生一位進位,45,利用一個異或門和一個與門實現(xiàn)半加,46,全加器除了本位和之外，還需要考慮低位來的進位 全加器真值表如下,47,由真值表直接寫出Sum和carry_out表達式,48,sum=xycarry_in carry_out = xy+ (xy) carry_in,答案,49,全加器實現(xiàn)電路,等價符號,xy) carry_in,xy,xy,50,把上述全加器連接起來構成串行加法器（波紋進位加法器ripple,缺點是高位需要等待低位的進位，速度慢,51,譯碼器是另一種重要的組合邏輯電子器件，常用于對地址總線上的存儲單元地址進行譯碼 例如：輸入端n條地址線高低電平的組

10、合，輸出端可產(chǎn)生2n種狀態(tài)之一,52,一個2-4線譯碼器,若x=0,y=1,哪條輸出端是高電平,53,多路選擇器：用于從多個輸入中選擇一個輸出 由選擇控制線控制哪一路可以輸出 n條輸入線需要 log2n 條控制線,選擇控制線,輸入線,54,4選1多路選擇器電路,假定S0 = 1 ， S1 = 0, 哪一條I輸入被輸出,55,從下列電路，寫出輸出邏輯表達式和真值表,實例,56,F=(xy+x) (xz)=x+yz+yz,答案,57,當電路具有記憶功能時，其輸出除了與當前即時輸入狀態(tài)有關外還與先前的記憶狀態(tài)有關，稱為時序邏輯電路 時序邏輯電路具有“記憶”邏輯狀態(tài)的能力 時序邏輯電路利用序列時鐘脈沖

11、控制事件的發(fā)生順序,3.6 時序電路,58,時序電路狀態(tài)的改變僅發(fā)生在時鐘的某一點，這些點可能包括： 時鐘的上升沿（瞬時點） 時鐘的下降沿（瞬時點） 時鐘電壓的最高持續(xù)期 時鐘電壓的最低持續(xù)期,59,發(fā)生在上升或下降沿的狀態(tài)變化稱為邊緣觸發(fā)電路。(edge-triggered) 發(fā)生在最高或最低持續(xù)期變化稱為電平觸發(fā)電路（Level-triggered,60,時序邏輯電路依靠反饋來保持其狀態(tài)。反饋即把輸出端引回到輸入端 例如：輸出端Q始終是0或1，Why,61,一個最基本的時序邏輯元件：SR-觸發(fā)器及其邏輯符號(2-或非門) set/reset,2或非門,62,狀態(tài)特征表是描述觸發(fā)器的最佳方法

12、 Q(t)是原狀態(tài)：在時刻t觸發(fā)器的狀態(tài) Q(t+1) 是新狀態(tài)：在時刻t+1，當下一個時鐘脈沖到來后觸發(fā)器的狀態(tài),63,事實上，SR觸發(fā)器可看作有三個輸入: S, R 和 Q，所以其真值表如右 注意：當S=R=1時，存在輸出狀態(tài)不定的可能,64,對SR觸發(fā)器加以改進，得到J-K觸發(fā)器。（解決了不允許兩個輸入同時為1的問題，Jack Kilby 的建議集成電路發(fā)明者之一,65,J-K觸發(fā)器的特征表，不會出現(xiàn)不穩(wěn)定的情況,66,另外一種改進，得到D-觸發(fā)器,符號表達,D-觸發(fā)器是計算機寄存器和存儲器的基本單元電路,67,由4個D-觸發(fā)器組成的4位寄存器及其符號,68,一個時序邏輯電路例子： 二進

13、制計數(shù)器 練習畫出脈沖時序圖,69,時序邏輯電路例： 4 (words) x 3 (bits per word) memory,70,分析下面的組合邏輯電路實現(xiàn)的功能,Figure 3.17 A Simple Two-Bit ALU,71,兩位數(shù)的ALU實現(xiàn)與或非和加運算 The control lines, f0 and f1, determine which operation is to be performed: 00 for addition (A+B), 01 for NOT A, 10 for A OR B, 11 for A AND B,72,完成下列時序邏輯電路的真值表,練習

14、,73,答案,74,數(shù)字電路的分析根據(jù)邏輯電路圖的輸入得到輸出 數(shù)字電路的設計指從真值表中設計出邏輯電路圖,3.7 電路設計,75,嵌入式系統(tǒng)就是一種專用計算機系統(tǒng)，日常生活用品中常見。例如，許多家用電器。 其中用到了本章所講的數(shù)字電路,3.7 電路設計,76,74LS245 (雙向寄存器,關于實驗中使用到的集成電子器件說明,77,74LS245邏輯符號,78,74LS273(帶清除端的8位寄存器,79,發(fā)光二極管顯示原理圖,VCC,A0,1k,80,四個輸入端，16個輸出端。管腳圖,4-16譯碼器,81,功能邏輯圖 ，16個輸出端同時只能有一個是低電平,82,真值表,83,閱讀： 第1章 運算器 1.1 基本運算器實驗 附錄1，2，3,實驗準備,84,基本概念和術語：5，8，9，12，14，18 練習題：11,13,19,22,29,34,40,4