數(shù)字邏輯電路PPT課件

1、第5章 數(shù)字邏輯電路,電子技術基礎,目錄,5.1 數(shù)字電路概述 5.2 數(shù)制 5.3 基本邏輯門電路 5.4 組合邏輯電路 5.5 編碼器 5.6 譯碼器 5.7 實例綜合分析,5.1 數(shù)字電路概述,5.1.1 數(shù)字信號與模擬信號 模擬信號:時間和數(shù)值上都是連續(xù)變化的電信號。 數(shù)字信號:時間上和幅值上都是離散的的電信號,下一頁,返回,a)模擬信號 （b）數(shù)字信號,5.1 數(shù)字電路概述,5.1.2 數(shù)字電路的特點 1數(shù)字電路中數(shù)字信號是用二值量來表示的，每一位數(shù)只有0和1兩種狀態(tài)。 2由于數(shù)字電路采用二進制，所以能夠應用邏輯代數(shù)這一工具進行研究。 3由于數(shù)字電路結構簡單，又允許元件參數(shù)有較大的離

2、散性，因此便于集成化,下一頁,上一頁,返回,5.1 數(shù)字電路概述,5.1.3 數(shù)字電路的分類 1數(shù)字電路按組成的結構可分為分立元件電路和集成電路兩大類。 2按電路所用器件的不同，數(shù)字電路又可分為雙極型和單極型電路。 3根據(jù)電路邏輯功能的不同，又可分為組合邏輯電路和時序邏輯電路兩大類,下一頁,上一頁,返回,5.1 數(shù)字電路概述,5.1.4 數(shù)字電路的應用 由于數(shù)字電路的一系列特點，使它在通信、自動控制、測量儀器等各個科學技術領域中得到廣泛應用。當代最杰出的科技成果-計算機，就是它最典型的應用例子,下一頁,上一頁,返回,5.1 數(shù)字電路概述,5.1.5 脈沖信號 1、常見脈沖信號波形 常見的脈沖信

3、號波形，如圖所示,下一頁,上一頁,返回,5.1 數(shù)字電路概述,1)脈沖幅度Um:脈沖電壓的最大變化幅度。 (2)脈沖寬度tw:脈沖波形前后沿0.5Um處的時間間隔。 (3)上升時間tr:脈沖前沿從0.1Um上升到0.9Um所需要的時間,上一頁,返回,2.矩形脈沖波形參數(shù) 非理想的矩形脈沖波形是一種最常見的脈沖信號，如圖5-3所示,下一頁,5.1 數(shù)字電路概述,4)下降時間tf:脈沖后沿從0.9Um下降到0.lUm所需要的時間。 (5)脈沖周期T:在周期性連續(xù)脈沖中，兩個相鄰脈沖間的時間間隔。 (6)占空比q:指脈沖寬度tw與脈沖周期T的比值,上一頁,返回,下一頁,5.2 數(shù)制,5.2.1 十進

4、制數(shù) 1.每一位數(shù)是09十個數(shù)字符號中的一個，這些基本數(shù)字符號稱為數(shù)碼。 2.每一個數(shù)字符號在不同的數(shù)位代表的數(shù)值不同，即使同一數(shù)字符號在不同的數(shù)位代表的數(shù)值也不同。 3.十進制計數(shù)規(guī)律是“逢十進一,下一頁,返回,5.2 數(shù)制,十進制數(shù)的任意一個n位的正整數(shù)都可以用下式表示: 式中i為第i位的系數(shù)，它為09十個數(shù)字符號中的某一個數(shù)；10i為第i位的權；N10中下標10表示N是十進制數(shù),下一頁,上一頁,返回,5.2 數(shù)制,5.2.2 二進制數(shù) 二進制數(shù)采用兩個數(shù)字符號，所以計數(shù)的基數(shù)為2。各位數(shù)的權是2的冪，它的計數(shù)規(guī)律是“逢二進一”。 N位二進制整數(shù)N2的表達式為 式中，N2表示二進制數(shù)；i為

5、第i位的系數(shù)，只能取0和1的任一個；2i為第i位的權,下一頁,上一頁,返回,5.2 數(shù)制,5.2.3 八進制數(shù) 在八進制數(shù)中，有07八個數(shù)字符號，計數(shù)基數(shù)為8，計數(shù)規(guī)律是“逢八進一”，各位數(shù)的權是8的冪。n位八進制整數(shù)表達式為,下一頁,上一頁,返回,5.2 數(shù)制,5.2.4 十六進制數(shù) 在十六進制數(shù)中，計數(shù)基數(shù)為16，有十六個數(shù)字符號:0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。計數(shù)規(guī)律是“逢十六進一”。各位數(shù)的權是16的冪，n位十六進制數(shù)表達式為,下一頁,上一頁,返回,5.2 數(shù)制,5.2.5 不同進制數(shù)之間的相互轉換 1.二進制、八進制、十六進制數(shù)轉換成十進制數(shù) 只要將

6、二進制、八進制、十六進制數(shù)按各位權展開，并把各位的加權系數(shù)相加，即得相應的十進制數(shù),下一頁,上一頁,返回,一個二進制數(shù)N210101000，試求對應的十進制數(shù)。 解:N2101010002 127+125+12310 128+32+810 16810 即:10101000216810,5.2 數(shù)制,下一頁,下一頁,上一頁,返回,求八進制數(shù)N8217所對應的十進制數(shù)。 解:N82178 282+181+78010 128+64+710 19910 即:217819910,5.2 數(shù)制,下一頁,上一頁,返回,求十六進制數(shù)N16A816所對應的十進制數(shù)。 解: N16A816 10161+81601

7、0 160+810 16810 即 A81616810,5.2 數(shù)制,下一頁,上一頁,返回,5.2 數(shù)制,2.十進制數(shù)轉換成二進制數(shù) 將十進制數(shù)轉換成二進制數(shù)可以采用除2取余法，步驟如下: 第一步:把給出的十進制數(shù)除以2，余數(shù)為0或1就是二進制數(shù)最低位0 第二步:把第一步得到的商再除以2，余數(shù)即為1 第三步及以后各步:繼續(xù)相除、記下余數(shù)，直到商為0，最后余數(shù)即為二進制數(shù)最高位,下一頁,上一頁,返回,5.2 數(shù)制,將十進制數(shù)1010轉換成二進制數(shù)。 解,所以10103210 10102,下一頁,上一頁,返回,5.2 數(shù)制,3.二進制與八進制、十六進制的相互轉換 （1）二進制與八進制之間的相互轉換

8、 因為三位二進制數(shù)正好表示07八個數(shù)字，所以一個二進制數(shù)轉換成八進制數(shù)時，只要從最低位開始，每三位分為一組，每組都對應轉換為一位八進制數(shù)。若最后不足三位時，可在前面加0，然后按原來的順序排列就得到八進制數(shù)。 反之，如將八進制數(shù)轉換成二進制數(shù)，只要將每位八進制數(shù)寫成對應的三位二進制數(shù)，按原來的順序排列起來即可,下一頁,上一頁,返回,5.2 數(shù)制,試將二進制數(shù)101010002轉換成八進制數(shù)。 解: 010 101 000 2 5 0 即:1010100022508,下一頁,上一頁,返回,5.2 數(shù)制,試將八進制數(shù)2508轉換為二進制數(shù)。 解 ： 2 5 0,010 101 000,即:25081

9、01010002,下一頁,上一頁,返回,5.2 數(shù)制,2）二進制數(shù)與十六進制數(shù)之間的相互轉換 因為四位二進制數(shù)正好可以表示OF十六個數(shù)字，所以轉換時可以從最低位開始，每四位二進制數(shù)分為一組，每組對應轉換為一位十六進制數(shù)。最后不足四位時可在前面加0，然后按原來順序排列就可得到十六進制數(shù)。 反之，十六進制數(shù)轉換成二進制數(shù)，可將十六進制的每一位，用對應的四位二進制數(shù)來表示,上一頁,返回,下一頁,5.2 數(shù)制,試將二進制數(shù)101010002轉換成十六進制數(shù)。 解: 1010 1000,A 8,即:101010002A816,上一頁,返回,下一頁,5.2 數(shù)制,試將十六進制數(shù)A816轉換成二進制數(shù)。 解

10、: A 8,1010 1000,即: A816 101010002,上一頁,返回,下一頁,5.3.1 基本邏輯關系,與邏輯舉例： 設1表示開關閉合或燈亮； 0表示開關不閉合或燈不亮,5.3 基本邏輯門電路,1.與邏輯當決定某一事件的各個條件全部具備時，這件事才會發(fā)生，否則這件事就不會發(fā)生，這樣的因果關系稱為“與”邏輯關系,若用邏輯表達式 來描述，則可寫為,上一頁,返回,下一頁,若用邏輯表達式來描述，則可寫為： FA+B,上一頁,返回,下一頁,或邏輯舉例,5.3 基本邏輯門電路,2或運算當決定一件事情的幾個條件中，只要有一個或一個以上條件具備，這件事情就發(fā)生。我們把這種因果關系稱為或邏輯,非邏輯

11、舉例,若用邏輯表達式來描述， 則可寫為,3.非邏輯:決定事件只有一個條件，當這個條件具備時事件就不會發(fā)生； 條件不存在時，事件就會發(fā)生。這樣的關系稱為“非”邏輯關系,F,5.3 基本邏輯門電路,上一頁,返回,下一頁,4.其他常用邏輯運算,2)或非 由或運算和非運算組合而成,1)與非 由與運算和非運算組合而成,F,F,5.3 基本邏輯門電路,上一頁,返回,下一頁,3)異或,異或是一種二變量邏輯運算，當兩個變量取值相同時，邏輯函數(shù)值為0；當兩個變量取值不同時，邏輯函數(shù)值為1。 異或的邏輯表達式為,5.3 基本邏輯門電路,上一頁,返回,下一頁,4)同或,同或是一種二變量邏輯運算，當兩個變量取值相同時

12、，邏輯函數(shù)值為；當兩個變量取值不同時，邏輯函數(shù)值為。 異或的邏輯表達式為,B,5.3 基本邏輯門電路,上一頁,返回,下一頁,一、分立元件門電路 1.與門電路,5.3 基本邏輯門電路,5.3.2 門電路,上一頁,返回,下一頁,2.或門電路,5.3 基本邏輯門電路,上一頁,返回,下一頁,3.三極管非門電路,5.3 基本邏輯門電路,上一頁,返回,下一頁,4.與非門電路,5.3 基本邏輯門電路,上一頁,返回,下一頁,二、集成邏輯門電路 （一）TTL集成邏輯門電路 TTL集成邏輯門電路是三極管-三極管邏輯門電路的簡稱，是一種雙極型三極管集成電路。 1TTL集成門電路產(chǎn)品系列及型號的命名法,下一頁,上一頁

13、,返回,5.3 基本邏輯門電路,5.3 基本邏輯門電路,上一頁,返回,下一頁,TTL器件型號組成的符號及意義,2常用TTL集成門芯片 74X系列為標準的TTL集成門系列。下表列出了幾種常用的74LS系列集成電路的型號及功能,下一頁,上一頁,返回,5.3 基本邏輯門電路,下一頁,上一頁,返回,5.3 基本邏輯門電路,1）74LS08與門集成芯片 常用的74LS08與門集成芯片，它的內(nèi)部有四個二輸入的與門電路，其外引腳圖和邏輯圖如下圖所示,5.3 基本邏輯門電路,2）74LS32或門集成芯片 常用的74LS32或門集成芯片，它的內(nèi)部有四個二輸入的或門電路，其外引腳圖和邏輯圖如下圖所示,下一頁,上一

14、頁,返回,5.3 基本邏輯門電路,3）74LS04非門集成芯片 常用的74LS04非門集成芯片，它的內(nèi)部有六個非門電路，其外引腳圖和邏輯圖如下圖所示,下一頁,上一頁,返回,5.3 基本邏輯門電路,4）74LS00與非門集成芯片 常用的74LS00與非門集成芯片，它的內(nèi)部有四個二輸入與非門電路，其外引腳圖和邏輯圖如下圖所示,下一頁,上一頁,返回,5.3 基本邏輯門電路,5）74LS02或非門集成芯片 常用的74LS02或非門集成芯片，它的內(nèi)部有四個二輸入或非門電路，其外引腳圖和邏輯圖如下圖所示,下一頁,上一頁,返回,當EN=1時，輸出為高阻狀態(tài)。 所以，這是一個低電平有效的三態(tài)門,工作原理： 當

15、EN=0時，為正常的非門，輸出,3. TTL三態(tài)輸出與非門電路 TTL與非門電路的系列產(chǎn)品中除了上述的與非門外，其他類型還有集電極開路的與非門(簡稱OC門)、三態(tài)輸出門等，可以實現(xiàn)各種邏輯功能和控制作用,5.3 基本邏輯門電路,上一頁,返回,下一頁,動畫,動畫,二）CMOS門電路 CMOS門電路是由PMOS管和NMOS管構成的一種互補對稱場效應管集成門電路。 （1）CMOS與非門 圖5-22,下一頁,上一頁,返回,2）CMOS或非門 圖5-23,3）CMOS三態(tài)門 圖5-24,5.3 基本邏輯門電路,CMOS門電路的主要特點是: 功耗低 電源電壓范圍寬 抗干擾能力強。 制造工藝較簡單。 集成度

16、高，宜于實現(xiàn)大規(guī)模集成,下一頁,上一頁,返回,5.3 基本邏輯門電路,1CMOS門電路系列及型號的命名法,下一頁,上一頁,返回,5.3 基本邏輯門電路,2.常用TTL、CMOS集成基本門電路見下表,下一頁,上一頁,返回,5.3 基本邏輯門電路,對于或非門及或門，一種是直接接地；另一種是與有用的輸入端并聯(lián)使用,對于與非門及與門，一種是直接接電源正端，或通過一個上拉電阻（13kW）接電源正端；另一種和已使用的輸入端并聯(lián)使用,5.3.3 TTL門電路和MOS門電路的使用 1. TTL門電路的使用 （1）多余輸入端的處理,5.3 基本邏輯門電路,上一頁,返回,下一頁,2）TTL電路使用注意事項 電路輸

17、入端不能直接與高于+5.5V，低于-0.5V的低電阻電源連接，否則因為有較大電流流入器件而燒毀器件。 除三態(tài)門和OC門之外，輸出端不允許并聯(lián)使用，否則會燒毀器件。 防止從電源連線引入的干擾信號，一般在每塊插板上電源線接去藕電容，以防止動態(tài)尖鋒電流產(chǎn)生的干擾。 系統(tǒng)連線不宜過長，整個裝置應有良好的接地系統(tǒng)，地線要粗、短,下一頁,上一頁,返回,5.3 基本邏輯門電路,2. M0S門電路的使用 （1）多余輸入端的處理 MOS電路的多余輸入端絕對不允許處于懸空狀態(tài)，否則會因受干擾而破壞邏輯狀態(tài)。 MOS與非門、或非門多余輸入端的處理方法與TTL與非門、或非門多余輸入端的處理方法相同,下一頁,上一頁,返

18、回,5.3 基本邏輯門電路,2）MOS電路使用注意事項 要防止靜電損壞。 操作人員應盡量避免穿著易產(chǎn)生靜電荷的化纖物，以免產(chǎn)生靜電感應。 焊接MOS電路時，一般電烙鐵容量應不大于20W，烙鐵要有良好的接地線，焊接時利用斷電后余熱快速焊接，禁止通電情況下焊接,上一頁,返回,5.3 基本邏輯門電路,下一頁,5.4 組合邏輯電路,5.4.1 邏輯代數(shù) 1.邏輯代數(shù)的基本定律,下一頁,返回,上一頁,證明反演律,證明吸收律,證,5.4 組合邏輯電路,上一頁,返回,下一頁,2邏輯代數(shù)的代入規(guī)則 在任何一個邏輯等式中，將等式兩邊相同的部分用一個新的變量代替，等式仍然成立。這個規(guī)則就稱為代入規(guī)則,下一頁,上一

19、頁,返回,例如，已知,利用代入規(guī)則將等式中的B用新變量BC代替，則等式將變成,5.4 組合邏輯電路,5.4 組合邏輯電路,3邏輯函數(shù)的化簡 一個邏輯函數(shù)可以有許多種不同的表達式 例: FABC 與或表達式 (AC)( B) 或與表達式 與非與非表達式 對于邏輯代數(shù)中的基本運算，都可用相應的門電路實現(xiàn)，因此一個邏輯函數(shù)式，一定可以用若干門電路的組合來實現(xiàn)。邏輯電路，按其列出的邏輯函數(shù)表達式越簡單，也越有利于簡化對電路邏輯功能的分析，所以必須對邏輯函數(shù)進行化簡,上一頁,返回,下一頁,5.4 組合邏輯電路,例5.10 化簡 解 : =A,上一頁,返回,下一頁,5.4 組合邏輯電路,例5.11 化簡,

20、解,上一頁,返回,下一頁,5.4 組合邏輯電路,例5.12 化簡,解,上一頁,返回,下一頁,5.4 組合邏輯電路,例5.13 將 變?yōu)榕c非與非式,解,上一頁,返回,下一頁,5.4 組合邏輯電路,4邏輯圖、邏輯表達式及邏輯狀態(tài)表的相互轉換 (1)將邏輯圖變換成邏輯函數(shù)表達式 (2)根據(jù)邏輯函數(shù)表達式填寫邏輯狀態(tài)表 (3)將邏輯狀態(tài)表變換成邏輯函數(shù)表達式 (4)將邏輯函數(shù)式轉換為邏輯圖,下一頁,上一頁,返回,5.4 組合邏輯電路,例5.14 寫出圖5-30所示邏輯電路的邏輯函數(shù)表達式,圖5-30 例5.14 邏輯電路,解,上一頁,返回,下一頁,5.4 組合邏輯電路,例5.15 寫出圖5-31 所示

21、的邏輯電路的邏輯函數(shù)表達式,解,圖5-31 例5.15 邏輯電路,利用反演律可將上式化為,上一頁,返回,下一頁,5.4 組合邏輯電路,例5.16 列出 的邏輯狀態(tài)表,0,1,1,0,上一頁,返回,下一頁,5.4 組合邏輯電路,例5.17 某邏輯關系的邏輯狀態(tài)表如表5-7所示，用邏輯函數(shù)式表達該邏輯關系,表5-7,步驟,首先寫出狀態(tài)表中對應于Fl 的輸入變量組合。對于每一種變量 組合用邏輯乘法將輸入變量連接起來,邏輯加法將各個Fl的輸入變量 組合連接起來,按照上述步驟寫出表5-7所 對應的邏輯函數(shù)式為,上一頁,返回,下一頁,5.4 組合邏輯電路,例5.18將邏輯表達式 轉換為邏輯圖,解：邏輯乘法

22、用與門實現(xiàn)，邏輯加法用或門實現(xiàn)，非運算用非門實現(xiàn)， 與非與非式用與非門實現(xiàn)，即可得到邏輯函數(shù)表達式相對應的邏輯圖,上一頁,返回,下一頁,5.4 組合邏輯電路,5.4.2 組合邏輯電路的分析 一般分析步驟如下: 1.寫出已知邏輯電路的函數(shù)表達式。方法是直接從輸入到輸出逐級寫出邏輯函數(shù)表達式。 2.化簡邏輯函數(shù)，得到最簡邏輯表達式。 3.列出真值表。 4.根據(jù)真值表或最簡邏輯表達式確定電路功能。組合電路分析的一般步驟，可用圖5-43所示框圖表示,下一頁,上一頁,返回,5.4 組合邏輯電路,下一頁,上一頁,返回,圖5-43,例1 試分析圖5-44 電路的邏輯功能,1）從輸入到輸出逐級寫出輸出端 的函

23、數(shù)表達式,解,2）對表達式進行化簡,3）列出函數(shù)真值表，見表所示,由式和表可知，圖5-44 是一個同或門,圖5-44,5.4 組合邏輯電路,上一頁,返回,下一頁,例2 試分析圖5-45 電路的邏輯功能,圖 5-45,1）逐級寫出輸出端的邏輯表達式,2）上 式已是最簡，故可不用化簡,3）列真值表,4)確定電路功能,由表可知，當A、B、C的取值組合中， 只有奇數(shù)個1時，輸出為1，否則為0， 所以圖5-45電路為3位奇偶檢驗器,5.4 組合邏輯電路,上一頁,返回,下一頁,5.4 組合邏輯電路,5.4.3 組合邏輯電路的設計 1.將給出的實際邏輯問題進行邏輯抽象。 2.根據(jù)給定的因果關系列出真值表。

24、3.根據(jù)真值表寫出相應的邏輯表達式，然后進行化簡，并轉換成命題所要求的邏輯函數(shù)表達式。 4.根據(jù)化簡或變換后的邏輯函數(shù)表達式，畫出邏輯電路圖,上一頁,返回,下一頁,上一頁,返回,下一頁,例1 試用與非門設計一個在三個地方均可對同一盞燈進行控制的組合邏輯電路。并要求當燈泡亮時，改變?nèi)魏我粋€輸入可把燈熄滅；相反，若燈不亮時，改變?nèi)魏我粋€輸入也可使燈亮,1）因要求三個地方控制一盞燈，所以設A、B、C分別為三個開關，作為輸入變量，并設開關向上為1，開關向下為O；Y為輸出變量，燈亮為1，燈滅為0,3）寫表達式、并化簡,2）根據(jù)邏輯要求，列真值表,上式已不能化簡，即為最簡與或表達式,上一頁,返回,下一頁,

25、5.4 組合邏輯電路,4）畫邏輯電路圖,因題目要求用與非門電路實現(xiàn)，所以先要將表達式變換為與非-與非表達式，然后根據(jù)與非-與非表達式再畫邏輯圖。見圖5-47所示,圖5-47,上一頁,返回,下一頁,5.4 組合邏輯電路,5.5 編碼器,所謂編碼就是用文字、符號或數(shù)碼表示某一對象或信號的過程。 編碼器是能夠實現(xiàn)編碼的邏輯電路,編碼器是一個多輸入、多輸出的電路,通常輸入端多于輸出端,n位二進制代碼有2n個狀態(tài)，可以表示2n個信息,常用的編碼器有二進制編碼器、二-十進制編碼器、優(yōu)先編碼器等,上一頁,返回,下一頁,5.5 編碼器,5.5.1 二進制編碼器 二進制編碼器是由n位二進制數(shù)表示2n個信號的編碼

26、電路。 8線3線編碼器：8個信號用一組三位二進制數(shù)來表示 1分析要求，確定輸出二進制位數(shù),下一頁,上一頁,返回,5.5 編碼器,2列真值表,3寫表達式,Y2I4I5I6I7,Y1I2I3I6I7,Y0I1I3I5I7,用與非-與非表達式表示為,4畫邏輯圖,上一頁,返回,下一頁,上一頁,返回,下一頁,5.5 編碼器,5.5 編碼器,5.5.2 二十進制數(shù)編碼器 將十進制數(shù)09編成二進制代碼的電路，稱為二十進制編碼器。 例：8421BCD編碼器 1分析要求 要對10個信號進行編碼，至少需要4位二進制代碼。因為2410，所以二十進制編器有十個輸入和4個輸出,上一頁,返回,下一頁,5.5 編碼器,2列

27、真值表,上一頁,返回,下一頁,上一頁,返回,下一頁,5.5 編碼器,5.6 譯碼器,譯碼是編碼的反過程，是將給定的二進制代碼翻譯成編碼時賦予的原意 。完成這種功能的電路稱為譯碼器。 5.6.1 二進制譯碼器 例：2線4線譯碼器,2）表達式,1）真值表,上一頁,返回,下一頁,5.6 譯碼器,3）畫邏輯圖,上一頁,返回,下一頁,集成譯碼器:進制譯碼器741383線8線譯碼器,上一頁,返回,下一頁,5.6 譯碼器,5.6 譯碼器,741383線8線譯碼器符號,上一頁,返回,下一頁,5.6 譯碼器,741383線8線譯碼器應用,兩片74LS138組成的4線-16線譯碼器,上一頁,返回,下一頁,5.6 譯碼器,741383線8線譯碼器應用,YABAC函數(shù)發(fā)生器,上一頁,返回,下一頁,5.6 譯碼器,5