cadence教程PPT演示文稿

1、Cadence設計系統(tǒng)介紹 清華大學微電子所,OUTLINE,Cadence 系統(tǒng)概述,版圖設計工具Virtuoso LE,版圖驗證工具Diva,版圖驗證工具Dracula,Cadence 系統(tǒng)概述,Cadence 概述,設計流程,系統(tǒng)組織結(jié)構,系統(tǒng)啟動,幫助系統(tǒng),Cadence 概述,為什么要學習 Cadence工具,Cadence 概述,集成電路發(fā)展趨勢,Cadence 概述,市場需求以及工藝技術的發(fā)展使得設計 復雜度提高，為滿足這樣的需求，我們 必須掌握最強大的 EDA 工具,Cadence 概述,Synopsys,Alta,Epic,Synopsys,IKOS,Cadence,Comp

2、ass,Synopsys,Vantage,IKOS,Vantage,Cadence,Synopsys,Synopsys,Compass,Mentor Graphics,Cadence,Avant,Mentor Graphics,Sunrise,Synopsys,Compass,Cadence 概述,全球最大的 EDA 公司 提供系統(tǒng)級至版圖級的全線解決方案 系統(tǒng)龐雜，工具眾多，不易入手 除綜合外，在系統(tǒng)設計，在前端設計輸入和仿真，自動布局布線，版圖設計和驗證等領域居行業(yè)領先地位 具有廣泛的應用支持 電子設計工程師必須掌握的工具之一,Cadence 概述,System-Level Design

3、Function Verification Emulation and Acceleration Synthesis/Place-and-Route Analog,RF,and Mixed-Signal Design Physical Verification and Analysis IC Packaging PCB Design,集成電路設計流程,客戶,功能定義,電路生成,功能驗證,測試生成,布局布線,后仿真,CELL 設計流程,創(chuàng)建工藝文件,版圖單元,驗證版圖,反標注,打印輸出,生成抽象,生成參數(shù)化單元,生成復雜陣列,符號生成,模擬,單元轉(zhuǎn)換,系統(tǒng)組織結(jié)構,大多數(shù) Cadence 工具使

4、用同樣的庫模型，庫結(jié)構按目錄結(jié)構組織數(shù)據(jù)，這利于不同工具之間的數(shù)據(jù)交互和一致操作,物理組織,邏輯組織,目錄,庫,子目錄,單元,子目錄,視圖,系統(tǒng)組織結(jié)構,系統(tǒng)組織結(jié)構,DDMS（Design Data Management System,DDMS,物理路徑 Path/lib/cell_1/layout_3.0,邏輯名稱 cell_1 layout 3.0,Library.lib,系統(tǒng)統(tǒng)組織結(jié)構,Example,vendlib,dff,mux2,gates,body,Vhdl.vhd,usr/proj/vendlib,usr/proj/vendlib/dff,usr/proj/vendlib/m

5、ux2,usr/proj/vendlib/mux2/gates,usr/proj/vendlib/mux2/body,系統(tǒng)組織結(jié)構,Terms and Definitions 庫（library）：特定工藝相關的單元集合 單元（cell）：構成系統(tǒng)或芯片模塊的設計對象 視圖（view）：單元的一種預定義類型的表示 CIW：命令解釋窗口 屬性（attributes）：預定義的名稱-值對的集合 搜索路徑（search path）：指向當前工作目錄和 工作庫的指針,系統(tǒng)啟動,環(huán)境設置 1 .cshrc 文件設置 .cshrc文件中指定 Cadence 軟件和 licence 文件所在的路徑 2 .c

6、dsenv 文件設置 .cdsenv 文件包含了 Cadence 軟件的一些初始設置，該文件用 SKILL 語言寫，Cadence 可直接執(zhí)行 3 .cdsinit 文件設置 4 cds.lib 文件設置,系統(tǒng)啟動,5 工藝文件（technology file) 技術文件包含了設計必需的很多信息，對設計，尤其是版圖設計很重要。它包含層的定義，符號化器件定義，幾何、物理、電學設計規(guī)則，以及一些針對特定 Cadence 工具的規(guī)則定義，如自動布局布線的規(guī)則，版圖轉(zhuǎn)換成 GDSII 時所使用層號的定義。 6 顯示文件（display.drf,系統(tǒng)啟動,系統(tǒng)啟動 1 前端啟動命令,系統(tǒng)啟動,2 版圖工

7、具啟動命令,系統(tǒng)啟動,3 系統(tǒng)級啟動命令,系統(tǒng)啟動,系統(tǒng)啟動,Command Interpreter Window（CIW,Log 文件,菜單欄,窗口號,輸出域,命令提示行,輸入域,鼠標按鈕提示,幫助系統(tǒng),兩種方式尋求幫助 1 openbook 在UNIX提示符下輸入命令 openbook: host openbook 網(wǎng)表信息(用于LVS);工藝相關信息 驗證方式-Incremental VS Full chip Hierarchical VS Flatten Online VS offline,版圖驗證工具Dracula,Dracula 主要功能: 1設計規(guī)則檢查DRC * 2電氣規(guī)則檢查

8、ERC 3版圖 填充設計數(shù)據(jù)信息; 編譯命令文件; 提交執(zhí)行文件; 查詢驗證結(jié)果報表并修改錯誤,版圖驗證工具Dracula,版圖GDSII 格式轉(zhuǎn)換 WHY：Dracula 處理對象是GDSII文件 操作步驟： 執(zhí)行：CIWFileExportStream 彈出如下窗口,版圖驗證工具Dracula,運行目錄,輸出文件名,What is this,版圖驗證工具Dracula,It is this,the two units should be consistent,These two items should be changed according to your design,版圖驗證工具D

9、racula,Dracula-DRC,Function of DRC 檢查布局設計與制程規(guī)則的一致性; 基本設計規(guī)則包括各層width,spcing及不同層之間的spcing,enclosure等關系; 設計規(guī)則的規(guī)定是基于process variation, equipment limitation,circuit reliability; 特殊情況下,設計規(guī)則允許有部分彈性,Dracula-DRC,Find DRC Errors with InQuery,Dracula-DRC,Dracula DRC 驗證步驟： 把版圖的GDII文件導出到含有DRC規(guī)則文件的目錄（run director

10、y）下； 更改DRC文件中的INDISK和PRIMARY值； 在xterm中，進入含DRC規(guī)則文件的運行目錄下，依次輸入如下命令： % PDRACULA %:/get DRC文件名 %:/fi % ,Dracula-DRC,打開待檢驗單元的版圖視圖，在工作窗口選擇ToolsDracula Interface （對于4.45以下版本，選擇Tools-InQuery），工具菜單里多出DRC、LVS等項,Dracula-DRC,選擇DRC-setup，彈出如下圖所示對話框，在Run Directory欄中填入運行DRC的路徑后，點OK，打開的版圖中會出現(xiàn)錯誤標記,Dracula-DRC,Dracul

11、a-LVS,Dracula LVS(包含器件提取）步驟: 1.把版圖的GDSII文件導出到含有LVS規(guī)則文件的目錄； 2.把單元的hspice網(wǎng)單文件導出到含有LVS規(guī)則文件的目錄； 3.更改LVS規(guī)則文件中的INDISK和PRIMARY值； 4.在控制終端的含LVS規(guī)則文件的目錄下輸入： LOGLVS :cir 網(wǎng)單文件名,Dracula-LVS,:con 原理圖單元名 %:x %PDRACULA %:/get LVS規(guī)則文件名 %:/fi %,Dracula-LVS,LVS 比較結(jié)果查看: 按上述步驟執(zhí)行完LVS后，工作目錄下會生成名為lvsprt.lvs的文件，打開此文件可以查看LVS結(jié)

12、果報告。如果版圖與電路圖匹配，會顯示“LAYOUT AND SCHEMATIC MATCHED”，否則，會列出Discrepancy項，并注有不能匹配的部分在版圖中的坐標和網(wǎng)單中的器件名,Dracula-LVS,InQuery for LVS Setup environment for lvs,Dracula-LVS,Select error,Dracula-LVS,Display net or device,Dracula-LVS,SchematicCDL網(wǎng)表轉(zhuǎn)換： CIW-FileExportCDL,Dracula-LVS,Remarks,Layout Design Setup for the Design Workflow for the Cell-b