數(shù)字電子技術(shù)基礎(chǔ)全套完整-4ppt課件

.,1,第四章,-組合邏輯電路,.,2,4.1概述4.2組合邏輯電路的分析和設(shè)計(jì)方法4.3常用組合邏輯電路4.4組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象,教學(xué)內(nèi)容,.,3,1.組合邏輯電路的分析與設(shè)計(jì)方法2.常用組合邏輯模塊的使用,本章重點(diǎn),.,4,數(shù)字電路,組合邏輯電路,時(shí)序邏輯電路,任一時(shí)刻的輸出僅取決于該時(shí)刻的輸入，與電路原來(lái)的狀態(tài)無(wú)關(guān)。,任一時(shí)刻的輸出不僅取決于現(xiàn)時(shí)的輸入，而且還與電路原來(lái)狀態(tài)有關(guān)。,4.1概述,.,5,組合邏輯電路的框圖,組合邏輯電路在電路結(jié)構(gòu)上不包含存儲(chǔ)單元，僅僅是由各種門(mén)電路組成，,.,6,4.2組合邏輯電路的分析和設(shè)計(jì)方法,4.2.1組合邏輯電路的分析方法,分析方法步驟：,.,7,邏輯圖,邏輯表達(dá)式,1,1,最簡(jiǎn)與或表達(dá)式,化簡(jiǎn),2,2,從輸入到輸出逐級(jí)寫(xiě)出,.,8,最簡(jiǎn)與或表達(dá)式,3,真值表,3,4,電路的邏輯功能,當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1，否則輸出Y為0。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過(guò)。,4,0,0,0,1,0,1,1,1,.,9,.,10,解：,.,11,由真值表知：該電路可用來(lái)判別輸入的4位二進(jìn)制數(shù)數(shù)值的范圍。,.,12,.,13,這是一個(gè)全加器電路,.,14,4.2.2組合邏輯電路的設(shè)計(jì)方法,步驟：,.,15,例1：設(shè)計(jì)三人表決電路（A、B、C）。每人一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。用與非門(mén)實(shí)現(xiàn).,解:,1.首先指明邏輯符號(hào)取“0”、“1”的含義。三個(gè)按鍵A、B、C按下時(shí)為“1”，不按時(shí)為“0”。輸出量為L(zhǎng)，多數(shù)贊成時(shí)是“1”，否則是“0”。,.,16,2.根據(jù)題意列出真值表,3.畫(huà)出卡諾圖化簡(jiǎn)：,L=AC+BC+AB,.,17,4、用與非門(mén)實(shí)現(xiàn)邏輯電路,.,18,例4.2.2：,解:取紅、黃、綠三盞燈分別用R、A、G表示，設(shè)燈亮為“1”，不亮為“0”；故障信號(hào)為輸出變量用Z表示，規(guī)定正常為“0”，不正常為“1”。,2、寫(xiě)邏輯函數(shù)式,.,19,3、化簡(jiǎn),.,20,4、畫(huà)邏輯圖,.,21,用與非門(mén)實(shí)現(xiàn),.,22,用與或非門(mén)實(shí)現(xiàn),.,23,4.3若干常用的組合邏輯電路,4.3.1編碼器,編碼：用二進(jìn)制代碼來(lái)表示某一信息（文字、數(shù)字、符號(hào)）的過(guò)程。實(shí)現(xiàn)編碼操作的電路稱(chēng)為編碼器。,.,24,普通編碼器,3位二進(jìn)制（8線3線）編碼器真值表,任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)，否則輸出將發(fā)生混亂。,一、二進(jìn)制編碼器,輸入端：2n輸出端：n,高電平有效,.,25,圖4.3.2,.,26,優(yōu)先編碼器,在優(yōu)先編碼器電路中，允許同時(shí)輸入兩個(gè)以上編碼信號(hào)。編碼時(shí)只對(duì)優(yōu)先權(quán)最高的進(jìn)行編碼。,8線3線優(yōu)先編碼器74LS148邏輯圖（圖4.3.3）。,選通輸入端,選通輸出端,擴(kuò)展端,.,27,輸入：邏輯0(低電平）有效,輸出：邏輯0(低電平）有效,低電平表示“電路工作，但無(wú)編碼輸入”,低電平表示“電路工作，且有編碼輸入”,.,28,例4.3.1：試用兩片74LS148組成16線4線優(yōu)先編碼器。,優(yōu)先權(quán)最高,均無(wú)信號(hào)時(shí)，才允許對(duì)輸入信號(hào)編碼。,.,29,(1)片處于編碼狀態(tài),(2)片被封鎖。,.,30,(2)片處于編碼狀態(tài),.,31,二、二十進(jìn)制編碼器,輸入端10個(gè)，輸出端4個(gè)，也稱(chēng)10線4線編碼器。,集成10線-4線優(yōu)先編碼器,輸入輸出均低電平有效。,功能表見(jiàn)表3.3.3,.,32,4.3.2譯碼器,譯碼：將二進(jìn)制代碼翻譯成對(duì)應(yīng)的輸出信號(hào)的過(guò)程.譯碼是編碼的逆過(guò)程.實(shí)現(xiàn)譯碼操作的電路稱(chēng)為譯碼器。,常用的譯碼器有:二進(jìn)制譯碼器、二十進(jìn)制譯碼器、顯示譯碼器三類(lèi)。,.,33,一、二進(jìn)制譯碼器,輸入端：n輸出端：2n,二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?），其余全為0（或?yàn)?）。,.,34,2線4線譯碼器74LS139（輸出低電平有效）,真值表,.,35,3位二進(jìn)制譯碼器(3線-8線譯碼器),輸入：3位二進(jìn)制代碼輸出：8個(gè)互斥的信號(hào)（高電平有效）,.,36,74HC138集成譯碼器,S=1,譯碼器正常工作,片選輸入端（使能端）,輸出低電平有效,地址輸入端,.,37,3線8線譯碼器74HC138功能表,.,38,當(dāng)S1=1,=0,=0（即S=1）時(shí)，可得輸出,.,39,.,40,例4.3.2：試用兩片3線8線譯碼器74HC138組成4線16線譯碼器。,.,41,(1)片工作，(2)片禁止。若輸入D3D2D1D0=0100時(shí)，譯碼器_輸出_。,0,（1）,11110111,.,42,(2)片工作，(1)片禁止。若輸入D3D2D1D0=1101時(shí)，譯碼器_輸出_。,1,（2）,11111011,.,43,二、二十進(jìn)制譯碼器,輸入端：4輸出端：10,二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的10個(gè)信號(hào)，用Y9Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱(chēng)為4線-10線譯碼器。,.,44,集成8421BCD碼譯碼器74LS42,.,45,三、顯示譯碼器,用來(lái)驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的形式直觀地顯示出來(lái)的電路，稱(chēng)為顯示譯碼器。,.,46,半導(dǎo)體數(shù)碼管,.,47,.,48,Ya-Yg:控制信號(hào)高電平時(shí),對(duì)應(yīng)的LED亮低電平時(shí),對(duì)應(yīng)的LED滅,.,49,a,b,c,d,f,g,abcdefg,1111110,0110000,1101101,e,.,50,BCD七段顯示譯碼器,A3-A0:輸入數(shù)據(jù),a,.,51,十進(jìn)制數(shù)A3A2A1A0YaYbYcYdYeYfYg顯示字形0000011111100100010110000120010110110123001111110013401000110011450101101101156011000111116701111110000781000111111189100111100119,.,52,先設(shè)計(jì)輸出Ya的邏輯表示式及電路圖,.,53,七段顯示譯碼器7448引腳排列圖,燈測(cè)試輸入,滅零輸入,滅燈輸入滅零輸出,.,54,圖4.3.18用7448驅(qū)動(dòng)BS201的連接方法,.,55,RBI和RBO配合使用，可使多位數(shù)字顯示時(shí)的最高位及小數(shù)點(diǎn)后最低位的0不顯示,00067.900,.,56,四、譯碼器的應(yīng)用,例4.3.3：試用3線8線譯碼器74HC138設(shè)計(jì)一個(gè)多輸出的組合邏輯電路。輸出邏輯函數(shù)式為,.,57,解：,化為最小項(xiàng)之和的形式：,.,58,當(dāng)S1=1,S2=S3=0時(shí),令A(yù)2=A,A1=B,A0=C,則,.,59,畫(huà)電路圖,.,60,例：分析下圖電路邏輯功能。,.,61,解：,.,62,這是一個(gè)全加器電路,.,63,4.3.3數(shù)據(jù)分配器與數(shù)據(jù)選擇器,定義：將公共數(shù)據(jù)線上的信號(hào)根據(jù)需要送到多個(gè)不同通道上去的邏輯電路。,一、數(shù)據(jù)分配器,框圖：,輸入端:1個(gè)輸出端:2n個(gè),.,64,由74HC138構(gòu)成的1路-8路數(shù)據(jù)分配器,.,65,二、數(shù)據(jù)選擇器,定義：根據(jù)需要將多路信號(hào)中選擇一路送到公共數(shù)據(jù)線上的邏輯電路(又稱(chēng)多路開(kāi)關(guān)).,輸入端：2n個(gè)輸出端：1個(gè),.,66,1、2選1數(shù)據(jù)選擇器,集成化,.,67,真值表,地址變量,輸入數(shù)據(jù),由地址碼決定從路輸入中選擇哪路輸出。,2、4選1數(shù)據(jù)選擇器,.,68,即：,.,69,型號(hào):74HC153雙4選1數(shù)據(jù)選擇器,集成電路數(shù)據(jù)選擇器,.,70,集成8選1數(shù)據(jù)選擇器74HC151,.,71,74HC151的真值表,.,72,擴(kuò)展:,例4.3.4用雙4選1數(shù)據(jù)選擇器構(gòu)成8選1數(shù)據(jù)選擇器.,A2=0時(shí)，上邊一半數(shù)據(jù)選擇器工作，數(shù)據(jù)D0D3選擇一路輸出；,A2=1時(shí)，下邊一半數(shù)據(jù)選擇器工作，數(shù)據(jù)D4D7選擇一路輸出。,.,73,2片8選1數(shù)據(jù)選擇器74LS151構(gòu)成16選1的數(shù)據(jù)選擇器,.,74,用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路,步驟：1.列出所求邏輯函數(shù)的真值表，寫(xiě)出其最小項(xiàng)表達(dá)式。2.根據(jù)上述函數(shù)包含的變量數(shù)，選定數(shù)據(jù)選擇器。3.對(duì)照比較所求邏輯函數(shù)式和數(shù)據(jù)選擇器的輸出表達(dá)式確定選擇器輸入變量的表達(dá)式或取值。4.按照求出的表達(dá)式或取值連接電路，畫(huà)電路連線圖。,.,75,確定數(shù)據(jù)選擇器,確定地址變量,2,1,n個(gè)地址變量的數(shù)據(jù)選擇器，不需要增加門(mén)電路，最多可實(shí)現(xiàn)n1個(gè)變量的函數(shù)。,3個(gè)變量，選用4選1數(shù)據(jù)選擇器。,A1=A、A0=B,邏輯函數(shù),1,選用74HC153,2,74HC153有兩個(gè)地址變量。,.,76,求Di,3,（1）公式法,函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式：,4選1數(shù)據(jù)選擇器輸出信號(hào)的表達(dá)式：,比較L和Y，得：,3,.,77,畫(huà)連線圖,4,4,.,78,求Di的方法,（2）真值表法,.,79,求Di的方法,（3）圖形法,.,80,解：,例4.3.6,對(duì)照74HC151輸出表達(dá)式，求Di,寫(xiě)出最小項(xiàng)表達(dá)式,選用8選1數(shù)據(jù)選擇器74HC151，當(dāng)S=0時(shí)，令A(yù)2=A、A1=B、A0=C,代入上式得：,.,81,比較L和Y，得：,畫(huà)連線圖,.,82,另解:,寫(xiě)出最小項(xiàng)表達(dá)式,選用雙4選1數(shù)據(jù)選擇器74HC153其中的一半，當(dāng)S1=0時(shí)，令A(yù)1=A、A0=B,代入上式得：,對(duì)照74HC153輸出表達(dá)式，求Di,.,83,畫(huà)連線圖,.,84,例4.3.5（例4.2.2交通燈監(jiān)視電路）：,解:取紅、黃、綠三盞燈分別用R、A、G表示，設(shè)燈亮為“1”，不亮為“0”；故障信號(hào)為輸出變量用Z表示，規(guī)定正常為“0”，不正常為“1”。,寫(xiě)邏輯函數(shù)式,.,85,對(duì)照74HC153輸出表達(dá)式，求Di,.,86,畫(huà)連線圖,.,87,例：分析下圖電路邏輯功能。,.,88,解:S1=S2=0,74HC153正常工作，且A1=A,A0=B,.,89,這是一個(gè)全加器電路,.,90,數(shù)據(jù)分配器和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)分時(shí)傳送系統(tǒng),.,91,4.3.4加法器,舉例：A=1101,B=1001,計(jì)算A+B,0,1,1,0,1,0,0,1,1,.,92,加法運(yùn)算的基本規(guī)則：,（1）逢二進(jìn)一。,（2）最低位是兩個(gè)數(shù)最低位的相加，不需考慮進(jìn)位。,（3）其余各位都是三個(gè)數(shù)相加，包括加數(shù)、被加數(shù)和低位來(lái)的進(jìn)位。,（4）任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和、向高位的進(jìn)位。,.,93,（1）半加器：,半加運(yùn)算不考慮從低位來(lái)的進(jìn)位,A-加數(shù);B-被加數(shù);S-本位和;Co-進(jìn)位。,真值表,1位加法器,.,94,邏輯圖,邏輯符號(hào),2個(gè)輸入端,2個(gè)輸出端,.,95,（2）全加器：,A-加數(shù)；B-被加數(shù)；Ci-低位的進(jìn)位；S-本位和；Co-進(jìn)位。,邏輯狀態(tài)表見(jiàn)下頁(yè),相加過(guò)程中，既考慮加數(shù)、被加數(shù)又考慮低位的進(jìn)位。,.,96,.,97,課本上采用了圈0的方法,3個(gè)輸入端,2個(gè)輸出端,雙全加器74LS183,.,98,（1）串行進(jìn)位加法器,如圖：用全加器實(shí)現(xiàn)4位二進(jìn)制數(shù)相加。,注意：CI0=0,和,進(jìn)位,多位加法器,（2）超前進(jìn)位加法器,.,99,例4.3.7,解：,BCD碼+0011=余3碼,設(shè)輸入8421碼用變量DCBA表示，輸出余三碼用變量Y3Y2Y1Y0表示。則有,Y3Y2Y1Y0DCBA+0011,.,100,解：,設(shè)輸入余三碼用變量DCBA表示，輸出8421碼用變量Y3Y2Y1Y0表示。則有,Y3Y2Y1Y0DCBA+0011補(bǔ)DCBA+1101,用一片74LS283將余三碼轉(zhuǎn)換成8421BCD碼。,余3碼0011=BCD碼,.,101,全減器真值表,A-被減數(shù)；B-減數(shù)；C-低位的借位；D-本位差；J-向高位的借位。,.,102,4.3.5數(shù)值比較器,定義：對(duì)兩數(shù)A、B（可以是一位，也可是多位）進(jìn)行大小比較的邏輯電路。比較的結(jié)果有AB、AB、A=B三種結(jié)果。,.,103,一、1位數(shù)值比較器,設(shè)AB時(shí)Y11；AB時(shí)Y21；AB時(shí)Y31。得1位數(shù)值比較器的真值表。,.,104,邏輯表達(dá)式,邏輯圖,.,105,.,106,二、4位數(shù)值比較器,.,107,集成數(shù)值比較器,.,108,例4.3.8試用兩片74LS85組成一個(gè)8位數(shù)值比較器。,.,109,.,110,4.4組合邏輯電路中的