南京工程學(xué)院數(shù)電考試題.doc

南京工程學(xué)院試卷(A)一、填空題（本題10空 ,每空2分，共20分）1、將8421BCD碼數(shù)（0011 0011）化成十進(jìn)制數(shù) 、八進(jìn)制數(shù) 、十六進(jìn)制數(shù) 。2、常用的MSI組合邏輯模塊有 、 、 及 、 和 等3、某RAM芯片有個(gè)10個(gè)地址端和4個(gè)數(shù)據(jù)端的，其存儲(chǔ)容量為 。4、PROM芯片出廠時(shí)，存儲(chǔ)單元全存1（或0），使用時(shí)，允許用戶根據(jù)需要把某些單元改寫為0（或1），允許改寫的次數(shù)為 次二、化簡(jiǎn)題（每題3分，共9分）1、用公式法將化簡(jiǎn)為最簡(jiǎn)與或式。 2、用圖形法將化簡(jiǎn)為最簡(jiǎn)與或式。 3、用圖形法將化簡(jiǎn)為最簡(jiǎn)與或式。 三、判斷題（每題2分，共10分）判斷下列各電路是否正確（輸出波形，輸出邏輯關(guān)系，參數(shù)選擇及電路接法），正確的打，錯(cuò)誤的打。（圖中門電路為TTL型） ( a ) ( b ) ( c ) ( d ) ( e ) 四、試寫出下列邏輯電路的邏輯函數(shù)表達(dá)式。（6分）五、某樓梯上、下各有一個(gè)開關(guān)A、B，用來(lái)控制樓道燈Z，要求上樓時(shí)，可在樓下開燈，上樓后可在樓上順手關(guān)燈。下樓時(shí)，可在樓上開燈，下樓后可在樓下順手關(guān)燈。設(shè)AB初始狀態(tài)00時(shí)，燈不亮，Z0。試跟據(jù)A、B和Z的邏輯關(guān)系列真值表。（4分）六、分別畫出用下列方法實(shí)現(xiàn)邏輯函數(shù)的邏輯圖（輸入信號(hào)可為原變量或反變量）。（8分）（1）用最少的與非門實(shí)現(xiàn)；（2）用3線8線譯碼器（邏輯符號(hào)如圖所示）加適當(dāng)門電路實(shí)現(xiàn)。七、試列出圖（a）、圖（b）所示電路的Qn+1的表達(dá)式，并對(duì)應(yīng)下面所示的輸入信號(hào)波形和時(shí)鐘波形，畫出Q1、Q2端的波形，設(shè)Q1、Q2的初始狀態(tài)為0。（8分） 八、分析下圖所示電路：（1）列出該電路的驅(qū)動(dòng)方程，狀態(tài)方程和輸出方程；（2）列出電路的狀態(tài)轉(zhuǎn)換表；（3）畫出電路的狀態(tài)圖和時(shí)序圖；（4）并回答：該電路是同步還是異步時(shí)序電路？（16分）九、某集成十進(jìn)制計(jì)數(shù)器的功能表及邏輯符號(hào)如下，試畫出用復(fù)位法將其構(gòu)成31進(jìn)制計(jì)數(shù)器的電路圖。（5分） 十、用PLA實(shí)現(xiàn)下列邏輯函數(shù)（共8分）（1）（4分）（2）（4分） 十一、集成555定時(shí)器的功能表及其所構(gòu)成的電路如下，試分析其構(gòu)成何種應(yīng)用電路，并畫出uc、uo的波形。（6分） 、南京工程學(xué)院試卷(B)一、填空題（本題10空 ,每空2分,共20分 ）1、將8421BCD碼數(shù)（0101 0111）化成十進(jìn)制數(shù) 、二進(jìn)制數(shù) 、八進(jìn)制數(shù) 和十六進(jìn)制數(shù) 。2、通過(guò)使能端的控制可以使TS與非門的輸出實(shí)現(xiàn) 邏輯功能或 狀態(tài)。3、某RAM芯片的存儲(chǔ)容量為20484，該芯片有 個(gè)地址端和 個(gè)數(shù)據(jù)端。4、EPROM的 陣列是可編程的, 陣列是固定的。二、化簡(jiǎn)題（每題3分，共9分）1、用公式法將化簡(jiǎn)為最簡(jiǎn)與或式。 2、用圖形法將化簡(jiǎn)為最簡(jiǎn)與或式。 3、用圖形法將化簡(jiǎn)為最簡(jiǎn)與或式。 五、用兩個(gè)水泵X、Y給礦井排水。如果礦井水位達(dá)到A(最低)，開動(dòng)X就可以；如果水位達(dá)到B(中水位)，需開動(dòng)Y；如果水位達(dá)到C（最高），則X和Y必須同時(shí)開動(dòng)。試根據(jù)X、Y同A、B、C的邏輯關(guān)系列真值表。（4分）六、分別畫出用下列方法實(shí)現(xiàn)邏輯函數(shù)的邏輯圖（輸入信號(hào)可為原變量或反變量）。（8分）（1）用最少的與非門實(shí)現(xiàn)；（2）用3線8線譯碼器（邏輯符號(hào)如圖所示）加適當(dāng)門電路實(shí)現(xiàn)。七、試列出圖（a）、圖（b）所示電路的Qn+1的表達(dá)式，并對(duì)應(yīng)下面所示的輸入信號(hào)波形和時(shí)鐘波形，畫出Q1、Q2端的波形，設(shè)Q1、Q2的初始狀態(tài)為0。（8分）八、分析下圖所示電路：（1）列出該電路的驅(qū)動(dòng)方程，狀態(tài)方程和輸出方程；（2）列出電路的狀態(tài)轉(zhuǎn)換表；（3）畫出電路的狀態(tài)圖和時(shí)序圖；（4）并回答：該電路是同步還是異步時(shí)序電路？（16分） 九、某集成4位二進(jìn)制計(jì)數(shù)器的功能表及邏輯符號(hào)如下，試畫出用復(fù)位法將其構(gòu)成47進(jìn)制計(jì)數(shù)器的電路圖。（5分） 十、用PLA實(shí)現(xiàn)下列邏輯函數(shù)（共8分）（1）（4分）（2）（4分）十一、集成555定時(shí)器的功能表及其所構(gòu)成的電路如下，試分析其構(gòu)成何種應(yīng)用電路，并根據(jù)給定輸入信號(hào)ui的波形畫出uo的波形。（6分） 2數(shù)字電路基礎(chǔ)1、數(shù)字信號(hào)的特點(diǎn)是在 上和 上都是斷續(xù)變化的，其高電平和低電平常用 和 來(lái)表示。 2、分析數(shù)字電路的主要工具是 ，數(shù)字電路又稱作 。 3、數(shù)字電路中，常用的計(jì)數(shù)進(jìn)制 ， ， ， 。4、常用的BCD碼有 、 、 、 等。5、邏輯代數(shù)中3種基本運(yùn)算是 ， ， 。 6、邏輯代數(shù)函數(shù)常用的4種表示方法 ， ， ， 。邏輯代數(shù)函數(shù)式，真值表，卡諾圖，邏輯圖7、邏輯函數(shù)的化簡(jiǎn)有 ， 兩種方法。 8、邏輯函數(shù)的最簡(jiǎn)與或式的標(biāo)準(zhǔn)是 ， 。9、邏輯代數(shù)的三個(gè)重要規(guī)則是 、 、 。 選擇題：1、一位八進(jìn)制數(shù)可以用（ ）位二進(jìn)制數(shù)來(lái)表示。 A、2 B、3 C、 D、162、.一位十六進(jìn)制數(shù)可以用（ ）位二進(jìn)制數(shù)來(lái)表示。 A、1 B、2 C、4 4 D、163、十進(jìn)制數(shù)25用8421BCD碼表示為（ ）。 A、10 101 B、0010 0101 C、100101 D、101014、8421BCD碼是（ ） A、有權(quán)碼 B、無(wú)權(quán)碼 C、以上二者都不是5、余3BCD碼是（ ） A、有權(quán)碼 B、無(wú)權(quán)碼 C、以上二者都不是。6、在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。（ ） A、全部輸入是0 B、任一輸入是0 C、僅一輸入是0 D、全部輸入是17、相同為“0”不同為“1”它的邏輯關(guān)系是（ ） A、或邏輯 B、與邏輯 C、異或邏輯8、相同為“1”不同為“0”它的邏輯關(guān)系是（ ） A、或邏輯 B、與邏輯 C、同或邏輯9、下列邏輯代數(shù)運(yùn)算錯(cuò)誤的是：（ ） A、A+A=A B、A=1 C、AA= A D、A+=110、下列函數(shù)中等于A的是：（ ） A、A+1 B、A（A+B） C、A+B D、A+11、當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有（ ）個(gè)變量取值組合？ A、n B、2n 、 C、n2 D、2n12、重疊律的基本公式是（ ） BA、A+A=2A B、A+A=A C、AA=A213、用卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)，4個(gè)相鄰最小項(xiàng)合并，可以消去（ ）個(gè)變量。BA、1 B、2 C、314、用卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)，8個(gè)相鄰最小項(xiàng)合并，可以消去（ ）個(gè)變量。CA、1 B、2 C、3判斷：1、邏輯變量的取值，1比0大。 （ ） 2、數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無(wú)大小之分。（ ） 3、若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。 （ ） 4、異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。 （ ） 5、三變量邏輯函數(shù)的最小項(xiàng)最多有6個(gè)。 ( ) 6、五變量的邏輯函數(shù)有32個(gè)最小項(xiàng)。 （ ） 7、Y=A的反函數(shù)是+B+C。 （ ） 8、邏輯函數(shù)中的無(wú)關(guān)項(xiàng)，可以取0，也可以取1，它的取值對(duì)邏輯函數(shù)值沒(méi)有影響。（ ） 數(shù)制轉(zhuǎn)化：1、（0.742）10=( ) 22、（45.378）10=( )23、（156）10=（ ）2=（ ）8=（ ）16=( )8421BCD4、（374.51）10=( ) 8421BCD5、(74 ) 10=( ) 2=( ) 8421BCD6、（256）10=（ ）2=（ ）8=（ ）167、(100001)2= ( )108、(11001.01 )2=( ) 109、(100011.011 )2=( )8= ( )1610、.(11001011.101) 2=( ) 8=( ) 1611、( 10010011 )8421BCD=（ ）1012、(111000 ) 8421BCD=( ) 1013、（6DE.C8）16=( ) 2=( ) 814、(45C) 16=( ) 2=( ) 8=( ) 1015、（253）8=（ ）2=（ ）16邏輯函數(shù)化簡(jiǎn)：用公式法化簡(jiǎn)邏輯函數(shù)： 1、F= A(B+) + (+C)+ BCDE+ (D+E)F 2、F=AD+C+B+A(B+)+BC+ ADE 3、F=A（B+）+（+C）+BCDE+（D+E）F 4、A+ BD+DCE + D 5、F= 6、F=+AB 7、Y=AB+ACD+BCD+ 用卡諾圖法化簡(jiǎn)邏輯函數(shù)： 1、Y=A+BCD +D+ A+BD 2、Y=A +BD +BC+BD .3、Y=C+AB+B 4、F=m（1，3，8，9，10，11，14，15） 5、F=m (0，1，2，3，4，6，7，8，9，10，11，14) 6、F（A，B，C，D）=m（0，1，4，9，12，13）+d（2，3，6，7，8，10、11、14） 3邏輯門電路填空題：1、與非門的邏輯功能為 。 2、對(duì)于與非門閑置輸入端可直接與 連接。 3、三態(tài)門的“三態(tài)”指 ， 和 。 4、TTL與非門輸入級(jí)由 組成。兩個(gè)OC門輸出端直接接在一起稱為 。5、TTL與非門電壓傳輸特性曲線分為 區(qū)、 區(qū)、 區(qū)、 區(qū)。6、TTL與非門的uIUOFF時(shí)，與非門 ，輸出 ，uIUON時(shí)，與非門 ，輸出 。 7、TTL與非的VOFF稱為 ，VON稱為 。8、具有推拉輸出結(jié)構(gòu)TTL門電路的輸出端不允許直接 。 9、在TTL與非門，異或門，集電級(jí)開路門，三態(tài)門中，為實(shí)現(xiàn)線與邏輯功能應(yīng)選用 ，要有推拉式輸出級(jí)，又要能驅(qū)動(dòng)總線應(yīng)選用 門。10、TTL或非門多于輸入端的處理是 。 選擇題：1、在數(shù)字電路中，晶體管的工作狀態(tài)為：（ ） A、飽和； B、放大； C、飽和或放大； D、飽和或截止2、三極管可靠截止的條件是（ ） A、UBE0 B、UBE 0 C、UBE=0、7V3、下列圖中的邏輯關(guān)系正確的是 （ ） A、Y= B、Y= ABC C、Y=4、下列圖中的邏輯關(guān)系正確的是 （ ） A A、Y= B、Y= C、Y= A、Y= B、Y處于懸浮狀態(tài) C、Y= 6、A、Y= B、Y處于懸浮狀態(tài) C、 Y= 7、對(duì)于TTL與非門閑置輸入端的處理，下列說(shuō)法錯(cuò)誤的是 。 A、接電源 B、通過(guò)電阻3k接電源 C、接地 D、與有用輸入端并聯(lián)8、下面各圖中輸出為高電平的是（ ） 9、在不影響邏輯功能的情況下，TTL與非門的多余端可（ ） A、接電阻 B、懸空 C、接低電平10、能夠通過(guò)并聯(lián)輸出端實(shí)現(xiàn)線與的門電路是（ ） A、普通與非門 B、三態(tài)門 C、集電極開路門11、對(duì)于MOS門電路，多余端不允許（ ） A、懸空 B、與有用端并聯(lián) C、接電源 D、接低電平12、通常，具有同樣功能的TTL電路比CMOS電路工作速度（ ） A、高 B、低 C、差不多判斷：1、與非門的邏輯功能是：有0出1，全1出0。 （ ） 2、三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ） 3、一般TTL門電路的輸出端可以直接相連，實(shí)現(xiàn)線與。（ ） 4、集電極開路門可實(shí)現(xiàn)線與。 ( ) 5、CMOS門電路的輸入端懸空時(shí)相當(dāng)于接邏輯1。 （ ） 畫波形圖：1、已知各邏輯門輸入A、B和輸出F的波形如下圖所示寫出F的邏輯表達(dá)式并畫出邏輯電路。 2、對(duì)應(yīng)于圖（ a）、（ b）所示的各種情況，分別畫出輸出 Y的波形。 4組合邏輯電路填空題：1、組合邏輯電路沒(méi)有 功能。 2、數(shù)字電路按照是否有記憶功能通常可分為兩類： 、 。 3、優(yōu)先編碼器的編碼輸出為 碼，如編碼輸出A2A1A0=011，可知對(duì)輸入的 進(jìn)行編碼。4、對(duì)于共陽(yáng)接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用 電平驅(qū)動(dòng)的七段顯示譯碼器。5、競(jìng)爭(zhēng)冒險(xiǎn)的判斷方法 ， 。 選擇題：1、在下列邏輯電路中，不是組合邏輯電路的有（ ）。A、譯碼器 B、編碼器 C、全加器 D、寄存器2、以下各電路中，屬于組合邏輯電路的是：（ ） A、定時(shí)器； B、譯碼器； C、寄存器； D、計(jì)數(shù)器3、用n位二進(jìn)制代碼對(duì)2n個(gè)信號(hào)進(jìn)行編碼的電路是（ ） A、二十進(jìn)制編碼器 B、二進(jìn)制譯碼器 C、二進(jìn)制編碼器4、若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為（ ）位。 A、5、 B、6 C、10 D、505、74LS138譯碼器有（ ）。 A、三個(gè)輸入端，三個(gè)輸出端； B、八個(gè)輸入端，八個(gè)輸出端； C、三個(gè)輸入端，八個(gè)輸出端； D、八個(gè)輸入端，三個(gè)輸出端。6、八路數(shù)據(jù)分配器，其地址輸入端有（ ）個(gè)。 A、1 B、2 C、3 D、4 7、一個(gè)8選1多路選擇器，輸入地址有（ ）。 A、2位 B、3位 C、4位 D、8位8、一個(gè)16選1多路選擇器輸入地址有（ ）。 A、2位 B、3位 C、4位 D、8位 判斷：1、用二進(jìn)制代碼表示某一信息稱為編碼，反之，把二進(jìn)制代碼所表示的信息翻譯出來(lái)稱為譯碼。 （ ） 2、優(yōu)先編碼只對(duì)優(yōu)先級(jí)別高的信息進(jìn)行編碼。 （ ） 3、優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效。（ ） 4、編碼與譯碼是互逆的過(guò)程。 （ ） 5、當(dāng)輸入9個(gè)信號(hào)時(shí)，需要3位的二進(jìn)制代碼輸出。 （ ） 6、數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過(guò)程。 （ ） 分析電路：1、根據(jù)邏輯圖，寫出邏輯函數(shù),并畫出Y的波形。 2、寫出圖中所示組合電路輸出函數(shù)F的表達(dá)式，列出真值表，分析邏輯功能。 3、八路數(shù)據(jù)選擇器構(gòu)成的電路如圖所示， A2、 A1、 A0為數(shù)據(jù)輸入端，根據(jù)圖中對(duì) D0 D7的設(shè)置，寫出該電路所實(shí)現(xiàn)函數(shù) Y的表達(dá)式。 4、分析右圖8選1數(shù)據(jù)選擇器的構(gòu)成電路，寫出其邏輯表達(dá)式。 設(shè)計(jì)電路：1、為提高報(bào)警信號(hào)的可靠性，在有關(guān)部位安置了 3個(gè)同類型的危險(xiǎn)報(bào)警器，只有當(dāng) 3個(gè)危險(xiǎn)報(bào)警器中至少有兩個(gè)指示危險(xiǎn)時(shí)，才實(shí)現(xiàn)關(guān)機(jī)操作。試畫出具有該功能的邏輯電路。2、設(shè)計(jì)一個(gè)故障顯示電路，要求：（1）兩臺(tái)電機(jī)同時(shí)工作時(shí)F1燈亮；（2）兩臺(tái)電機(jī)都有故障時(shí)F2燈亮；（3）其中一臺(tái)電機(jī)有故障時(shí)F3燈亮。3、某車間有A、B、C、D四臺(tái)發(fā)電機(jī)，今要求（1）A必須開機(jī)（2）其他三臺(tái)電動(dòng)機(jī)中至少有兩臺(tái)開機(jī)，如不滿足上述要求，則指示燈熄滅。試用與非門完成此電路。4、2.試用74LS138和適當(dāng)門電路實(shí)現(xiàn)邏輯函數(shù)L（A、B、C）=（0、2、3、4、7）5、用3線-8線譯碼器和門電路設(shè)計(jì)組合邏輯電路，使Y=BC+AB 7、試用8選一數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)Y（A，B，C，D）=m（4，5，10，12，13）。 5時(shí)序邏輯電路填空題：1、組合邏輯電路由各種 組成；而時(shí)序邏輯電路由 和 組成，且 必不可少，它主要由 組成。 2、一個(gè)觸發(fā)器可以存放 位二進(jìn)制數(shù)。 3、觸發(fā)器有兩個(gè)互補(bǔ)的輸出端Q、，定義觸發(fā)器的1狀態(tài)為 ，0狀態(tài)為 ，可見觸發(fā)器的狀態(tài)指的是 端的狀態(tài)。 4、觸發(fā)器具有 功能，常用來(lái)保存 信息。 5、觸發(fā)器的邏輯功能可以用 、 、 、 來(lái)描述。6、觸發(fā)器有 個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要 個(gè)觸發(fā)器。 7、同步RS觸發(fā)器中R、S為 電平有效，基本R、S觸發(fā)器中R、S為 電平有效。 8、時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為 時(shí)序電路和 時(shí)序電路。 9、計(jì)數(shù)器按進(jìn)制不同分為 、 、 。10、計(jì)數(shù)器按增減趨勢(shì)分有 、 和 計(jì)數(shù)器。11、寄存器按照功能不同可分為兩類： 寄存器和 寄存器。12、移位寄存器的移位方式有 、 和 。 選擇題：1、觸發(fā)器 （ ） A、有兩個(gè)穩(wěn)定狀態(tài) B、一個(gè)穩(wěn)定狀態(tài)，一個(gè)暫穩(wěn)態(tài) C、無(wú)穩(wěn)定狀態(tài)2、D觸發(fā)器的邏輯功能有 （ ） A、置0、置1 B、置0、置1、保持 C、置0、置1、保持、計(jì)數(shù)3、對(duì)于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D =（ ） A、0 B、1 C、Q D、4、為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使 （ ） A、J=D,K= B、K=D,J= C、J=K=D D、J=K=5、下列邏輯電路中為時(shí)序邏輯電路的是 （ ） A、變量譯碼器 B、加法器 C、數(shù)碼寄存器 D、數(shù)據(jù)選擇器6、同步時(shí)序邏輯電路中，所有觸發(fā)器的時(shí)鐘脈沖是 （ ） A、在同一個(gè)時(shí)鐘脈沖的控制下B、后一個(gè)觸發(fā)器時(shí)鐘脈沖是前一個(gè)觸發(fā)器輸出提供的。 C、時(shí)鐘脈沖只加到部分觸發(fā)器上。7、同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是 ( ) A、工作速度高 B、觸發(fā)器利用率高 C、電路簡(jiǎn)單 D、不受時(shí)鐘CP控制8、N進(jìn)制計(jì)數(shù)器是指該計(jì)數(shù)器 （ ） A、有N個(gè)有效狀態(tài) B、由N個(gè)觸發(fā)器組成 C、有N個(gè)有效循環(huán)9、有八個(gè)觸發(fā)器的二進(jìn)制計(jì)數(shù)器，它們最多有（ ）種計(jì)數(shù)狀態(tài)。 A、8； B、16； C、256； D、6410、一位8421BCD碼計(jì)數(shù)器至少需要（ ）個(gè)觸發(fā)器。 A、3 B、4 C、5 D、1011、十二進(jìn)制加法計(jì)數(shù)器需要（ ）個(gè)觸發(fā)器構(gòu)成。 A、8； B、16； C、4； D、312、由四個(gè)觸發(fā)器構(gòu)成十進(jìn)制計(jì)數(shù)器，其無(wú)效狀態(tài)有（ ） A、四個(gè) B、五個(gè) C、六個(gè)13、N個(gè)觸發(fā)器可以構(gòu)成能寄存（ ）位二進(jìn)制數(shù)碼的寄存器。 A、N-1 B、N C、N+1 D、2N 判斷：1、RS觸發(fā)器的輸出狀態(tài)Q N+1與原輸出狀態(tài)Q N無(wú)關(guān)。 （ ） 2、RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。 （ ） 3、主從RS觸發(fā)器在CP=1期間，R、S之間存在約束。 （ ） 4、JK觸發(fā)器的輸入端 J懸空，則相當(dāng)于 J = 0。 （ ） 5、JK觸發(fā)器的輸入端J懸空，相當(dāng)于J=1。 （ ） 6、各種功能觸發(fā)器之間可以相互轉(zhuǎn)換。 （ ） 7、D觸發(fā)器的特性方程為Qn+1=D，與Qn無(wú)關(guān)，所以它沒(méi)有記憶功能。（ ） 8、組合邏輯電路的輸出與電路原來(lái)的狀態(tài)無(wú)關(guān)，而時(shí)序邏輯電路的輸出與電路原來(lái)的狀態(tài)有關(guān)。 （ ） 9、時(shí)序電路的輸出狀態(tài)僅與此刻輸入變量有關(guān)。 （ ） 10、時(shí)序電路不含有記憶功能的器件。 （ ） 11、異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。 （ ） 12、同一CP控制各觸