DDS原理及實(shí)現(xiàn)

1 DDS 原理簡介 數(shù)字頻率合成器 Direct Digital Synthesizer 是從相位概念出發(fā)直接 合成所需波形的一種頻率合成技術(shù) 一個直接數(shù)字頻率合成器由相位累加器 加法器 波形存儲 ROM D A 轉(zhuǎn)換器和低通濾波器 LPF 構(gòu)成 DDS 的原理框 圖如圖 1 2 所示 累累加加器器 參參考考時(shí)時(shí)鐘鐘clkf LPFD AROM加加法法器器加加法法器器 頻頻率率控控制制 字字K相相位位控控制制字字P 波波形形控控制制字字W N位位S n S t 圖 1 2 DDS 原理框圖 其中 K 為頻率控制字 P 為相位控制字 W 為波形控制字 為參考時(shí)鐘頻clkf 率 N 為相位累加器的字長 D 為 ROM 數(shù)據(jù)位及 D A 轉(zhuǎn)換器的字長 相位累加器 在時(shí)鐘的控制下以步長 K 作累加 輸出的 N 位二進(jìn)制碼與相位控制字 P 波clkf 形控制字 W 相加后作為波形 ROM 的地址 對波形 ROM 進(jìn)行尋址 波形 ROM 輸出 D 位的幅度碼 S n 經(jīng)過 D A 轉(zhuǎn)換器變成階梯波 S t 再經(jīng)過低通濾波器平滑后 就可以得到合成的信號波形 合成的信號波形的形狀取決于波形 ROM 中存放的 幅度值 因此用 DDS 可以產(chǎn)生任意波形 這里我們用 DDS 實(shí)現(xiàn)正弦波的合成 A 頻率預(yù)置與調(diào)節(jié)電路 K 被稱為頻率控制字 也叫相位增量 DDS 方程為 為 2N out fclk K f outf 輸出頻率 為時(shí)鐘頻率 當(dāng) K 1 時(shí) DDS 輸出最低頻率 也即頻率分辨率 clkf 為 而 DDS 的最大輸出頻率由 Nyquist 采樣定理決定 即 也 2N clkf 2 clk out f f 就是說 K 最大值為 因此 只要 N 足夠大 DDS 可以得到很細(xì)的頻率間隔 21 N 要改變 DDS 的輸出頻率 只要改變頻率控制字 K 即可 B 累加器 相位累加器由 N 位加法器與 N 位寄存器級聯(lián)構(gòu)成 每來一個時(shí)鐘脈沖 clkf 加法器將頻率控制字 K 與寄存器輸出的累加相位數(shù)據(jù)相加 再把相加后的結(jié)果 送至寄存器的數(shù)據(jù)輸入端 寄存器將加法器在上一個時(shí)鐘作用后所產(chǎn)生的相位 數(shù)據(jù)反饋到加法器的輸入端 以使加法器在下一個時(shí)鐘的作用下繼續(xù)與頻率控 制字進(jìn)行相加 這樣 相位累加器在時(shí)鐘作用下 進(jìn)行相位累加 當(dāng)相位累加 器累加滿量里就會產(chǎn)生一次溢出 完成一個周期性的動作 C 控制相位的累加器 通過改變相位控制字 P 可以控制輸出信號的相位參數(shù) 令相位加法器的字 長為 N 當(dāng)相位控制字由 0 躍變到 P P0 時(shí) 波形存儲器的輸入為相位累加 器的輸出與相位控制字 P 之和 因而其輸出的幅度編碼相位會增加 從而 2N P 使最后輸出的信號產(chǎn)生相移 D 控制波形的加法器 通過改變波形控制字 W 可以控制輸出信號的波形 由于波形存儲器中的不 同波形是分塊存儲的 所以當(dāng)波形控制字改變時(shí) 波形存儲器的輸入為改變相 位后的地址與波形控制字 W 波形地址 之和 從而使最后輸出的信號產(chǎn)生相 移 E 波形存儲器 用相位累加器輸出的數(shù)據(jù)作為波形存儲器的取樣地址 進(jìn)行波形的相位 幅 值轉(zhuǎn)換 即可以給定的時(shí)間上確定輸出的波形的抽樣幅值 N 位的尋址 ROM 相 當(dāng)于把 0 360 的正弦信號離散成具有個樣值的序列 若波形 ROM 有 D2N 位數(shù)據(jù)位 則個樣值的幅值以 D 位二進(jìn)制數(shù)值固化在 ROM 中 按照地址的不2N 同可以輸出相應(yīng)相位的正弦信號的幅值 E D A 轉(zhuǎn)換器 D A 轉(zhuǎn)換器的作用是把合成的正弦波數(shù)字量轉(zhuǎn)換成模擬量 正弦幅度量化序 列 S n 經(jīng) D A 轉(zhuǎn)換后變成了包絡(luò)為正弦波的階梯波 S t 需要注意的是 頻率 合成器對 D A 轉(zhuǎn)換器的分辨率有一定的要求 D A 轉(zhuǎn)換器的分辨率越高 合成 的正弦波 S t 臺階數(shù)就越多 輸出波形的精度也就越高 F 低通濾波器 對 D A 輸出的階梯波 S t 進(jìn)行頻譜分析 可以 S t 中除了主頻外 還 outf 相存在分布在 2 兩邊正負(fù)處的非諧波分量 幅值包絡(luò)為辛格 outfoutfoutf 函數(shù) 因此 為了取出主頻 必須在 D A 轉(zhuǎn)換器的輸出端接入截止頻率為 outf 2 的低通濾波器 outf 2 FPGA 的 DDS 載波實(shí)現(xiàn)方法 實(shí)現(xiàn)通信中不少信道都不能直接傳送基帶信號 必須用基帶信號對載波波 形的某些參量進(jìn)行控制 使載波的這些參量隨基帶信號的變化而變化 即所謂 正弦載波調(diào)制 從原理上來說 受調(diào)載波的波形可以是任意的 只要已調(diào)信號適合于信道 傳輸就可以了 但實(shí)際上 在大多數(shù)數(shù)字通信系統(tǒng)中 都選擇正弦信號作為載 波 這是因?yàn)檎倚盘栃问胶唵?便于產(chǎn)生及接收 方法一 用 ROM 核來實(shí)現(xiàn) 說明 將載波一個周期的采樣值直接寫入 V 代碼中的 而不是用 ROM 核 利用 ROM 核需要將載波一個周期的采樣值寫入 COE 文件中 插入 ROM 核中 優(yōu)點(diǎn) 用不同的初始值尋址可以輸出不同頻率和不同初始相位的載 波 方法二 用 DDS 核來實(shí)現(xiàn) 優(yōu)點(diǎn) 頻率和初始相位都可以任意設(shè)定 缺點(diǎn) 在使用時(shí)比較難控制 方法三 用 Sine Cosine Look up Table 核來實(shí)現(xiàn) 代碼 module sine cosine clk reset in rdy desine decosine out rdy input clk reset in rdy output 7 0 desine decosine output out rdy wire out rdy wire RFD RDY reg ND reg 3 0 THETA always posedge clk begin if reset begin ND 0 THETA 0 end else if in rdy begin THETA THETA 1 ND in rdy end end 核例化 sinecosine sinecosine THETA THETA Bus 3 0 CLK clk SCLR reset ND ND RFD RFD RDY out rdy SINE desine Bus 7 0 COSINE decosine Bus 7 0 endmodule 仿真圖 第一路為正弦波 第二路為余弦波 說明 可以對 THETA賦不同初始值即可以實(shí)現(xiàn)不同初始相位的載波 此正弦波和余弦波一個周期是采樣 16 個點(diǎn) 可以在 IP 核進(jìn)行參數(shù)設(shè)置修 改的 其頻率為 輸出位寬為 8 位寬 16clkf 優(yōu)點(diǎn) 載波頻率是時(shí)鐘頻率的 其中 N 在 IP 核中可設(shè)置 設(shè)置很簡單 初始相位也可以通過修改 12N THETA 參數(shù)來實(shí)現(xiàn) 實(shí)現(xiàn)起來很方便 也比較容易控制 方法四 將載波一個周期的采樣點(diǎn)值寫入代碼中來實(shí)現(xiàn) 代碼 module sine clk reset en out rdy out input clk reset en output out rdy output 7 0 out reg out rdy reg 7 0 out reg 2 0 addr always posedge clk begin initial control if reset begin addr 3 d0 end else if en begin addr addr 1 end end always posedge clk begin Red sig if en case addr 4 d0 begin out 8 d45 out rdy 1 end 4 d1 begin out 8 d64 out rdy 1 end 4 d2 begin out 8 d45 out rdy 1 end 4 d3 begin out 8 d0 out rdy 1 end 4 d4 begin out 8 d211 out rdy 1 end 4 d5 begin out 8 d192 out rdy 1 end 4 d6 begin out 8 d211 out rdy 1 end 4 d7 begin out 8 d0 out rdy 1 end endcase end endmodule 仿真圖 說明 此正弦載波一個周期是采樣 8 個點(diǎn) 即頻率為 8 clkf 其輸出位寬為 8 位寬 若想產(chǎn)生余弦載波的話 只需將 Red sig 中 out 的值改變即可 優(yōu)點(diǎn) 與模塊使能信號 en 同時(shí)輸出 沒有延時(shí) 在設(shè)計(jì)調(diào)制解調(diào)時(shí) 不 用設(shè)計(jì)基帶