電源、DC-DC-電路原理設(shè)計(jì)及PCB布線注意事項(xiàng)大全.doc

注：本文內(nèi)容摘抄整理自網(wǎng)絡(luò)、論壇，僅供大家參考學(xué)習(xí)，謝謝！電源、DC-DC 電路原理設(shè)計(jì)及PCB布線注意事項(xiàng)大全一般的降壓型的DC-DC變換的典型原理電路，如下圖：一DC-DC電路設(shè)計(jì)至少要考慮以下條件：1. 外部輸入電源電壓的范圍，輸出電流的大小。2. DC-DC輸出的電壓，電流，系統(tǒng)的功率最大值。二基于以上兩點(diǎn)選擇PWM IC要考慮：1. PWM IC的最大輸入電壓。2. PWM開關(guān)的頻率，這一點(diǎn)的選擇關(guān)系到系統(tǒng)的效率。對儲能電感，電容的大小的選擇也有一定影響。3. MOS管的所能夠承受的最大額定電流及其額定功率，如果DC-DC IC內(nèi)部自帶MOS，只需要考慮IC輸出的額定電流。4. MOS的開關(guān)電壓Vgs大小及最大承受電壓。三電感（L1），二極管（CR1），電容（C2）的選擇1. 電感量：大小選擇主要由開關(guān)頻率決定，大小會影響電源紋波；額定電流，電感的內(nèi)阻選擇由系統(tǒng)功耗決定。2. 二極管：通常都用肖特基二極管。選擇時要考濾反向電壓，前向電流，一般情況反向電壓為輸入電源電壓的二倍，前向電流為輸出電流的兩倍。3. 電容：電容的選擇基于開關(guān)的頻率，系統(tǒng)紋波的要求及輸出電壓的要求。容量和電容內(nèi)部的等效電阻決定紋波大?。ó?dāng)然和電感也有關(guān)）。如何得到一個電源紋波相對較小、對系統(tǒng)其他電路干擾相對較小，而且相對穩(wěn)定可靠的DC-DC電路，需要對以上電路的原理做如下修改：1. 輸入部分：電源輸入端需要加電感電容濾波。目的：由于MOS管的開關(guān)及電感在瞬間的變化會造成輸入電源的波動，尤其是在系統(tǒng)耗電波動較大時，影響更為明顯。2. 輸出部分：（1）假定C2的選擇的100uF是正確的，我們想得到更小的紋波，可以將100uF的電容改成兩顆47uF的電容（基于相同類型的電容）；如果100uF電容采用的是鋁電解，可以在原來的基礎(chǔ)上加一顆10uF的磁片電容或鉭電容。（2） 在輸出端再加一顆電容和一顆電容對原來的電源做一個LC濾波，會得到一個紋波更小的電源。PCB布線時，應(yīng)注意幾點(diǎn)：1. 輸入電源與MOS的連線要盡可能的粗。2. Vgs也要粗一點(diǎn)，千萬不要以為粗細(xì)沒關(guān)系，（注：一般系統(tǒng)功率相對較低時，輸出電流不大，粗細(xì)的影響不明顯）關(guān)鍵時刻會影響電源的穩(wěn)定性。3. CR1， L1盡量靠近Q1。C2盡量靠近L1。4. 反饋電阻的線盡量遠(yuǎn)離電感L1。5. 反饋電壓的地與系統(tǒng)的地盡量的近，保持在一個電位上。6. CR1的地線千萬要粗，在MOS的打開的時間里，L的電流是由的通路提供，即由地流向。附實(shí)例：Lm系列電源芯片布線指導(dǎo)1.Both the designer and the CAD person need to be aware that the design of a switching power converter is only as good as its layout設(shè)計(jì)者和CAD布局者都要明白：開關(guān)轉(zhuǎn)換器的設(shè)計(jì)僅僅是布局良好的一方面。2. The overall subject of PCB design is an extremely wide one,embracing several test/mechanical/production issues and also in some cases compliance/regulatory issues. There is also a certain amount of physics/electromagnetics involved,PCB設(shè)計(jì)的總體具體是一個非常廣泛，包括幾個測試/機(jī)械/生產(chǎn)問題，并在某些情況下遵守/管理問題。也有涉及到一些物理學(xué)和電磁學(xué)的問題。3. we have provided recommended starting points for layout when using the popular LM267x,LM259x and LM257x families (Figure 2) The focus is on the step-down (Buck) Simple Switcher ICs from National, but the same principles hold for any topology and switching power application我們對布局提供建議的出發(fā)點(diǎn)是使用比較流行的LM267x、LM259x和LM257x系列，主要集中在降壓（Buck）簡單開關(guān)電源轉(zhuǎn)換芯片，但是同樣的原則在其它的任何拓補(bǔ)結(jié)構(gòu)和開關(guān)電源應(yīng)用中依然適用。4. In switching regulator layout, it is the AC paths that are considered critical, whereas the DC paths are not. That is the only basic rule to be kept in mind, and from which all the others follow. This is also true for any topology。在開關(guān)穩(wěn)壓器的布局中，考慮交流路徑是非常必要的，而直流路徑則顯得不是很重要，這是唯一值得牢牢記住的基本原則，并且，同其它原則一樣，這也適用于任何布局拓補(bǔ)結(jié)構(gòu)。5. Perform an analysis of the current flow for any topology in the same manner as we did for the Buck, to find the difference traces: and these traces are by definition the critical ones for layout.對執(zhí)行中的任何拓補(bǔ)結(jié)構(gòu)進(jìn)行電流路徑，采用我們分析Buck降壓器時同樣的分析方法，來找出不同路徑，這些不同路徑的確定是布局的關(guān)鍵。6. every inch of trace length has an inductance of about 20 nH。Like the trace resistance, that too doesnt seem much at first sight. But it is this rather minute inductance which is in fact responsible for a great many customer calls in SIMPLE SWITCHER applications!每英寸長度的走線會產(chǎn)生大約20 nH的電感效應(yīng)。初次看起來，這電感大小和電阻一樣小得可以忽略，但是，這正是對許多客戶在簡單電源轉(zhuǎn)換應(yīng)用中要負(fù)責(zé)任的（要值得關(guān)注的）。7. the change in current in the AC sections of a typical buck converter is about 1.2 times the load current during the switch turn-off transition and is about 0.8 times the load current during the switch turn-on transition在典型的降壓轉(zhuǎn)換器的交流變化電流部分，在開關(guān)關(guān)斷過程中，大約有1.2倍的負(fù)載電流，約0.8倍的負(fù)載電流在開關(guān)開通的過程中。8. The AC and DC Current Paths，注意直流和交流電流路徑9. Placing Components acap (as Close as Possible) the input capacitors, especially the bypass capacitor CBYPASS should be placed very close to the IC, even for a Buck IC放置輸入電容特別是旁路電容盡可能的靠近IC芯片。即使是降壓IC。10. Therefore a high frequency bypass or decoupling capacitor with small or no leads, is to be placed very close to the VIN and GND pins of the IC. This is usually a 0.1 F0.47 F (monolithic) multilayer ceramic (.因此，在高頻中，旁路電容或者去耦電容很小，并且放置在離芯片的VIN和GND管腳越近越好，這個電容通常是1.00.47uF的多層陶瓷電容。11. For lighter loads, and if it is possible to place the input bulk capacitor very close to the IC, the high frequency bypass capacitor may sometimes be omitted. But for high-speed switchers like the LM267x, the input ceramic bypass capacitor is considered almost mandatory for any application.對于輕微的負(fù)載，盡可能的放置大容量的電容器接近IC芯片，高頻的旁路電容有時候可以忽略，但是在像LM267x等高速開關(guān)轉(zhuǎn)換應(yīng)用中，輸入的旁路陶瓷電容被認(rèn)為幾乎在所有的應(yīng)用中石必須的。12. It is essential to place the catch diode very close to the IC and connect it directly to the SW pin and GND pins of the IC, with traces that are very short and fairly wide .放置集流二極管距離IC很近、并且直接連接到SW腳和GND腳是很有必要的，這樣的放置會使導(dǎo)線很短和很寬。13. several vias in parallel will yield better results than a single via. And larger via diameters would help further (unless they are being used as thermal vias 用幾個并行的過孔將會得到比使用一個過孔的效果更好，并且大的過孔直徑還可以進(jìn)一步增大。14. a common intuitive mistake is to assume that inductance is inversely proportional to the width of the trace.一個普遍的錯誤是認(rèn)為電感感性和導(dǎo)線的寬度成反比。15. 注意正確選定單板坐標(biāo)原點(diǎn)的位置，原點(diǎn)的設(shè)置原則： A. 單板左邊和下邊的延長線交匯點(diǎn)。 B. 單板左下角的第一個焊盤。 板框四周倒圓角，倒角半徑5mm，特殊情況參考結(jié)構(gòu)設(shè)計(jì)要求。16. 按工藝設(shè)計(jì)規(guī)范的要求進(jìn)行尺寸標(biāo)注。17. 布局操作的基本原則 A. 遵照“先大后小，先難后易”的布置原則，即重要的單元電路、核心元器件應(yīng)當(dāng)優(yōu)先布局 B. 布局中應(yīng)參考原理框圖，根據(jù)單板的主信號流向規(guī)律安排主要元器件 C. 布局應(yīng)盡量滿足以下要求：總的連線盡可能短、關(guān)鍵信號線最短、高電壓、大電流信號與小電流，低電壓的弱信號完全分開、模擬信號與數(shù)字信號分開、高頻信號與低頻信號分開、高頻元器件的間隔要充分 D. 相同結(jié)構(gòu)電路部分，盡可能采用“對稱式”標(biāo)準(zhǔn)布局； E. 按照均勻分布、重心平衡、版面美觀的標(biāo)準(zhǔn)優(yōu)化布局；18. 元器件的排列要便于調(diào)試和維修，亦即小元件周圍不能放置大元件、需調(diào)試的元、器件周圍要有足夠的空間。19. 需用波峰焊工藝生產(chǎn)的單板，其緊固件安裝孔和定位孔都應(yīng)為非金屬化孔。當(dāng)安裝孔需要接地時, 應(yīng)采用分布接地小孔的方式與地平面連接。20. 焊接面的貼裝元件采用波峰焊接生產(chǎn)工藝時， 阻、 容件軸向要與波峰焊傳送方向垂直，阻排及SOP（PIN間距大于等于1.27mm）元器件軸向與傳送方向平行；PIN間距小于1.27mm（50mil)的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊焊接。21. IC去偶電容的布局要盡量靠近IC的電源管腳，并使之與電源和地之間形成的回路最短。22.元件布局時,應(yīng)適當(dāng)考慮使用同一種電源的器件盡量放在一起, 以便于將來的電源分隔。23. 用于阻抗匹配目的阻容器件的布局，要根據(jù)其屬性合理布置。 串聯(lián)匹配電阻的布局要靠近該信號的驅(qū)動端，距離一般不超過500mil。 匹配電阻、電容的布局一定要分清信號的源端與終端，對于多負(fù)載的終端匹配一定要在信號的最遠(yuǎn)端匹配。24. 25. 在高速數(shù)字電路設(shè)計(jì)中，電源與地層應(yīng)盡量靠在一起，中間不安排布線。所有布線層都盡量靠近一平面層，優(yōu)選地平面為走線隔離層。26. 測試孔 測試孔是指用于ICT測試目的的過孔，可以兼做導(dǎo)通孔，原則上孔徑不限，焊盤直徑應(yīng)不小于25mil，測試孔之間中心距不小于50mil。不推薦用元件焊接孔作為測試孔。27. 定義和分割平面層 A. 平面層一般用于電路的電源和地層（參考層），由于電路中可能用到不同的電源和地層，需要對電源層和地層進(jìn)行分隔，其分隔寬度要考慮不同電源之間的電位差，電位差大于12V時，分隔寬度為50mil，反之，可選20-25mil 。 B. 平面分隔要考慮高速信號回流路徑的完整性。 C. 當(dāng)由于高速信號的回流路徑遭到破壞時，應(yīng)當(dāng)在其他布線層給予補(bǔ)嘗。例如可用接地的銅箔將該信號網(wǎng)絡(luò)包圍，以提供信號的地回路。28. 布線優(yōu)先次序 關(guān)鍵信號線優(yōu)先原則：電源、摸擬小信號、高速信號、時鐘信號和同步信號等關(guān)鍵信號優(yōu)先布線 密度優(yōu)先原則：從單板上連接關(guān)系最復(fù)雜的器件著手布線。從單板上連線最密集的區(qū)域開始布線。29. 盡量為時鐘信號、高頻信號、敏感信號等關(guān)鍵信號提供專門的布線層，并保證其最小的回路面積。 必要時應(yīng)采取手工優(yōu)先布線、 屏蔽和加大安全間距等方法，保證信號質(zhì)量。30. 電源層和地層之間的EMC環(huán)境較差，應(yīng)避免布置對干擾敏感的信號。31. 進(jìn)行PCB設(shè)計(jì)時應(yīng)該遵循的規(guī)則 1） 地線回路規(guī)則： 環(huán)路最小規(guī)則，即信號線與其回路構(gòu)成的環(huán)面積要盡可能小，環(huán)面積越小，對外的輻射越少，接收外界的干擾也越小。針對這一規(guī)則，在地平面分割時，要考慮到地平面與重要信號走線的分布，防止由于地平面開槽等帶來的問題；在雙層板設(shè)計(jì)中，在為電源留下足夠空間的情況下，應(yīng)該將留下的部分用參考地填充，且增加一些必要的孔，將雙面地信號有效連接起來，對一些關(guān)鍵信號盡量采用地線隔離，對一些頻率較高的設(shè)計(jì)，需特別考慮其地平面信號回路問題，建議采用多層板為宜。 2） 竄擾控制 串?dāng)_（CrossTalk)是指PCB上不同網(wǎng)絡(luò)之間因較長的平行布線引起的相互干擾，主要是由于平行線間的分布電容和分布電感的作用?？朔?dāng)_的主要措施是： 加大平行布線的間距，遵循3W規(guī)則。 在平行線間插入接地的隔離線。 減小布線層與地平面的距離。 3） 屏蔽保護(hù) 對應(yīng)地線回路規(guī)則，實(shí)際上也是為了盡量減小信號的回路面積，多見于一些比較重要的信號，如時鐘信號，同步信號；對一些特別重要，頻率特別高的信號，應(yīng)該考慮采用銅軸電纜屏蔽結(jié)構(gòu)設(shè)計(jì)，即將所布的線上下左右用地線隔離，而且還要考慮好如何有效的讓屏蔽地與實(shí)際地平面有效結(jié)合。 4） 走線的方向控制規(guī)則： 即相鄰層的走線方向成正交結(jié)構(gòu)。避免將不同的信號線在相鄰層走成同一方向，以減少不必要的層間竄擾；當(dāng)由于板結(jié)構(gòu)限制（如某些背板）難以避免出現(xiàn)該情況，特別是信號速率較高時，應(yīng)考慮用地平面隔離各布線層，用地信號線隔離各信號線。 5） 走線的開環(huán)檢查規(guī)則： 一般不允許出現(xiàn)一端浮空的布線（Dangling Line), 主要是為了避免產(chǎn)生天線效應(yīng)，減少不必要的干擾輻射和接受，否則可能帶來不可預(yù)知的結(jié)果。 6） 阻抗匹配檢查規(guī)則：同一網(wǎng)絡(luò)的布線寬度應(yīng)保持一致，線寬的變化會造成線路特性阻抗的不均勻，當(dāng)傳輸?shù)乃俣容^高時會產(chǎn)生反射，在設(shè)計(jì)中應(yīng)該盡量避免這種情況。在某些條件下，如接插件引出線，BGA封裝的引出線類似的結(jié)構(gòu)時，可能無法避免線寬的變化，應(yīng)該盡量減少中間不一致部分的有效長度。 7） 走線終結(jié)網(wǎng)絡(luò)規(guī)則：在高速數(shù)字電路中，當(dāng)PCB布線的延遲時間大于信號上升時間（或下降時間）的1/4時，該布線即可以看成傳輸線，為了保證信號的輸入和輸出阻抗與傳輸線的阻抗正確匹配，可以采用多種形式的匹配方法， 所選擇的匹配方法與網(wǎng)絡(luò)的連接方式和布線的拓樸結(jié)構(gòu)有關(guān)。A. 對于點(diǎn)對點(diǎn)（一個輸出對應(yīng)一個輸入）連接，可以選擇始端串聯(lián)匹配或終端并聯(lián)匹配。前者結(jié)構(gòu)簡單，成本低，但延遲較大。后者匹配效果好，但結(jié)構(gòu)復(fù)雜，成本較高。 B. 對于一點(diǎn)對多點(diǎn)（一個輸出對應(yīng)多個輸出）連接，當(dāng)網(wǎng)絡(luò)的拓樸結(jié)構(gòu)為菊花鏈時，應(yīng)選擇終端并聯(lián)匹配。當(dāng)網(wǎng)絡(luò)為星型結(jié)構(gòu)時，可以參考點(diǎn)對點(diǎn)結(jié)構(gòu)。星形和菊花鏈為兩種基本的拓?fù)浣Y(jié)構(gòu), 其他結(jié)構(gòu)可看成基本結(jié)構(gòu)的變形, 可采取一些靈活措施進(jìn)行匹配。在實(shí)際操作中要兼顧成本、功耗和性能等因素，一般不追求完全匹配，只要將失配引起的反射等干擾限制在可接受的范圍即可。 8） 走線閉環(huán)檢查規(guī)則：防止信號線在不同層間形成自環(huán)。在多層板設(shè)計(jì)中容易發(fā)生此類問題，自環(huán)將引起輻射干擾。9） 走線的分枝長度控制規(guī)則：盡量控制分枝的長度，一般的要求是Tdelay=Trise/20。10） 走線的諧振規(guī)則：主要針對高頻信號設(shè)計(jì)而言，即布線長度不得與其波長成整數(shù)倍關(guān)系，以免產(chǎn)生諧振現(xiàn)象。 11） 走線長度控制規(guī)則：即短線規(guī)則，在設(shè)計(jì)時應(yīng)該盡量讓布線長度盡量短，以減少由于走線過長帶來的干擾問題，特別是一些重要信號線，如時鐘線，務(wù)必將其振蕩器放在離器件很近的地方。對驅(qū)動多個器件的情況，應(yīng)根據(jù)具體情況決定采用何種網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)。 12） 倒角規(guī)則：PCB設(shè)計(jì)中應(yīng)避免產(chǎn)生銳角和直角、產(chǎn)生不必要的輻射，同時工藝性能也不好。13） 器件去藕規(guī)則： A.在印制版上增加必要的去藕電容，濾除電源上的干擾信號，使電源信號穩(wěn)定。在多層板中，對去藕電容的位置一般要求不太高，但對雙層板，去藕電容的布局及電源的布線方式將直接影響到整個系統(tǒng)的穩(wěn)定性，有時甚至關(guān)系到設(shè)計(jì)的成敗。 B.在雙層板設(shè)計(jì)中，一般應(yīng)該使電流先經(jīng)過濾波電容濾波再供器件使用，同時還要充分考慮到由于器件產(chǎn)生的電源噪聲對下游的器件的影響，一般來說，采用總線結(jié)構(gòu)設(shè)計(jì)比較好，在設(shè)計(jì)時，還要考慮到由于傳輸距離過長而帶來的電壓跌落給器件造成的影響，必要時增加一些電源濾波環(huán)路，避免產(chǎn)生電位差。 C.在高速電路設(shè)計(jì)中，能否正確地使用去藕電容，關(guān)系到整個板的穩(wěn)定性。 14） 器件布局分區(qū)/分層規(guī)則：A.主要是為了防止不同工作頻率的模塊之間的互相干擾，同時盡量縮短高頻部分的布線長度。通常將高頻的部分布設(shè)在接口部分以減少布線長度，當(dāng)然，這樣的布局仍然要考慮到低頻信號可能受到的干擾。同時還要考慮到高/低頻部分地平面的分割問題，通常采用將二者的地分割，再在接口處單點(diǎn)相接。 B.對混合電路，也有將模擬與數(shù)字電路分別布置在印制板的兩面，分別使用不同的層布線，中間用地層隔離的方式。15）孤立銅區(qū)控制規(guī)則孤立銅區(qū)的出現(xiàn)，將帶來一些不可預(yù)知的問題，因此將孤立銅區(qū)與別的信號相接，有助于改善信號質(zhì)量， 通常是將孤立銅區(qū)接地或刪除。在實(shí)際的制作中，PCB廠家將一些板的空置部分增加了一些銅箔，這主要是為了方便印制板加工，同時對防止印制板翹曲也有一定的作用。 16）電源與地線層的完整性規(guī)則： 對于導(dǎo)通孔密集的區(qū)域，要注意避免孔在電源和地層的挖空區(qū)域相互連接，形成對平面層的分割，從而破壞平面層的完整性，并進(jìn)而導(dǎo)致信號線在地層的回路面積增大。 17）重疊電源與地線層規(guī)則： 不同電源層在空間上要避免重疊。主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問題一定要設(shè)法避免，難以避免時可考慮中間隔地層。18） 3W規(guī)則：為了減少線間串?dāng)_，應(yīng)保證線間距足夠大，當(dāng)線中心間距不少于3倍線寬時，則可保持70%的電場不互相干擾，稱為3W規(guī)則。如要達(dá)到98%的電場不互相干擾，可使用10W的間距。 19)20H規(guī)則：由于電源層與地層之間的電場是變化的，在板的邊緣會向外輻射電磁干擾。稱為邊沿效應(yīng)。 解決的辦法是將電源層內(nèi)縮，使得電場只在接地層的范圍內(nèi)傳導(dǎo)。以一個H（電源和地之間的介質(zhì)厚度）為單位，若內(nèi)縮20H則可以將70%的電場限制在接地層邊沿內(nèi)；內(nèi)縮100H則可以將有98%的電場限制在內(nèi)。 20)五-五規(guī)則： 印制板層數(shù)選擇規(guī)則，即時鐘頻率到5MHz或脈沖上升時間小于5ns，則PCB板須采用多層板，這是一般的規(guī)則，有的時候出于成本等因素的考慮，采用雙層板結(jié)構(gòu)時，這種情況下，最好將印制板的一面做為一個完整的地平面層。E.工藝設(shè)計(jì)要求 1. 一般工藝設(shè)計(jì)要求參考印制電路CAD工藝設(shè)計(jì)規(guī)范 2. 功能板的ICT可測試要求 A.對于大批量生產(chǎn)的單板，一般在生產(chǎn)中要做ICT（In Circuit Test), 為了滿足ICT測試設(shè)備的要求，PCB設(shè)計(jì)中