《EDA技術(shù)講義》課件.ppt

第3章FPGA CPLD設(shè)計(jì)流程 原理圖 VHDL文本編輯 綜合 FPGA CPLD適配 FPGA CPLD編程下載 FPGA CPLD器件和電路系統(tǒng) 時(shí)序與功能門級(jí)仿真 1 功能仿真2 時(shí)序仿真 邏輯綜合器 結(jié)構(gòu)綜合器 1 isp方式下載2 JTAG方式下載3 針對(duì)SRAM結(jié)構(gòu)的配置4 OTP器件編程 功能仿真 應(yīng)用FPGA CPLD的EDA開發(fā)流程 3 1FPGA CPLD設(shè)計(jì)流程 方案論證與系統(tǒng)級(jí)構(gòu)建獨(dú)立于硬件的系統(tǒng)行為評(píng)估和設(shè)計(jì) 系統(tǒng)仿真 包括系統(tǒng)級(jí)的硬件設(shè)計(jì)與仿真 軟件設(shè)計(jì)與仿真 現(xiàn)代電子系統(tǒng)設(shè)計(jì)流程 將硬件系統(tǒng)設(shè)計(jì)文件轉(zhuǎn)換成可綜合 RTL 硬件描述語(yǔ)言 HDL 進(jìn)行功能仿真 將硬件描述語(yǔ)言轉(zhuǎn)換成標(biāo)準(zhǔn)網(wǎng)表文件 如EDIF VHDL Verilog等 通過(guò)結(jié)構(gòu)綜合或適配 芯片內(nèi)的布線布局 將標(biāo)準(zhǔn)網(wǎng)表文件轉(zhuǎn)換成芯片下載文件 進(jìn)行時(shí)序仿真 硬件系統(tǒng)實(shí)現(xiàn) 硬件系統(tǒng)測(cè)試與調(diào)試HARDWEARDEBUGERRING 軟件設(shè)計(jì)與調(diào)試 SOFTWEARDEBUGERRING 系統(tǒng)設(shè)計(jì)完成 傳統(tǒng)電子系統(tǒng)設(shè)計(jì)流程 根據(jù)方案和系統(tǒng)指標(biāo)選購(gòu)硬件 并設(shè)計(jì)電路板 即硬件系統(tǒng)實(shí)際 自頂向下的設(shè)計(jì)流程 自底向上的設(shè)計(jì)流程 方案論證 與算法確定 軟件設(shè)計(jì)與調(diào)試 SOFTWEARDEBUGERRING 硬件系統(tǒng)測(cè)試與調(diào)試 系統(tǒng)設(shè)計(jì)完成 或系統(tǒng)中的某一模塊實(shí)際完成 EDA設(shè)計(jì)流程與傳統(tǒng)技術(shù)設(shè)計(jì)流程比較 FPGA芯片叫板微處理器 如果沒有微處理器 電腦會(huì)怎樣 答案令人驚訝 它的處理速度比常規(guī)電腦更快 而且快出很多倍 2003年7月Forbes福布斯報(bào)道 FPGA芯片武裝超級(jí)電腦 盡管FPGA芯片的主頻要低于奔騰處理器 但是由于FPGA芯片可并行處理多項(xiàng)任務(wù) 因此處理速度要比奔騰處理器或數(shù)字信號(hào)處理器快得多 FPGA芯片叫板微處理器美國(guó)贏通系統(tǒng)公司 WincomSystems 推出一款令人驚嘆的服務(wù)器 這款專為網(wǎng)站運(yùn)行而設(shè)計(jì)的服務(wù)器尺寸僅有DVD播放機(jī)大小 工作能力卻相當(dāng)于 甚至超過(guò)50臺(tái)戴爾 IBM或SUN公司售價(jià)5000美元的服務(wù)器 贏通公司的這款服務(wù)器并未采用目前電腦中不可或缺的微處理器 傳統(tǒng)的個(gè)人電腦及服務(wù)器通常采用英特爾的奔騰處理器或SUN計(jì)算機(jī)系統(tǒng)公司的SPARC芯片作為中央處理單元 而贏通的這一產(chǎn)品卻沒有采用微處理器 而是由FPGA芯片驅(qū)動(dòng) FPGA芯片的運(yùn)行速度比奔騰處理器慢 但可并行處理多項(xiàng)任務(wù) 而微處理器一次僅能處理一項(xiàng)任務(wù) 因此 贏通公司的服務(wù)器只需配置幾個(gè)價(jià)格僅為2000多美元的FPGA芯片 便可擊敗SUN計(jì)算機(jī)系統(tǒng)公司的服務(wù)器或采用英特爾處理器的電腦 我們的服務(wù)器處理速度要比普通服務(wù)器快50到300倍 FPGA芯片叫板微處理器FPGA芯片在一定程度上正在蠶食微處理器的市場(chǎng) FPGA芯片也開始用于消費(fèi)類的電子設(shè)備中 包括手機(jī)和數(shù)碼相機(jī) 飛利浦 諾基亞 Palm及索尼均在其消費(fèi)類的電子產(chǎn)品中采用了FPGA芯片 XILINX的首席執(zhí)行官W Roelandts親眼目睹了FPGA如何改變電腦構(gòu)架 50多年前 匈牙利數(shù)學(xué)家紐曼 JohnvonNeumann 提出了電腦的設(shè)計(jì)構(gòu)想 通過(guò)中央處理器從存儲(chǔ)器中存取數(shù)據(jù) 并逐一處理各項(xiàng)任務(wù) 現(xiàn)在 通過(guò)采用可編程芯片F(xiàn)PGA取代微處理器 電腦可并行處理多項(xiàng)任務(wù) W Roelandts說(shuō) 由紐曼提出的電腦架構(gòu)已經(jīng)走到盡頭 可編程芯片將掀起下一輪應(yīng)用高潮 FPGA芯片叫板微處理器盡管FPGA芯片的時(shí)鐘頻率要低于奔騰處理器 但是由于FPGA芯片可并行處理各種不同的運(yùn)算 所以可完成許多復(fù)雜的任務(wù) 例如網(wǎng)頁(yè)顯示 全球天氣建摸及基因組合核對(duì)等 而且處理速度比奔騰處理器或數(shù)字信號(hào)處理器快得多 在通用計(jì)算方面 FPGA仍然不敵Intel的處理器 對(duì)于那些只需要進(jìn)行重復(fù)單任務(wù)操作的機(jī)器而言 使用FPGA芯片顯然是大材小用 位于內(nèi)華達(dá)州的TimeLogic公司也間接受益于FPGA 戴爾和SUN公司生產(chǎn)的某些標(biāo)準(zhǔn)服務(wù)器采用了ALTERA公司的FPGA芯片 TimeLogic公司對(duì)這些標(biāo)準(zhǔn)服務(wù)器加以改進(jìn)之后 生產(chǎn)了一種用于基因研究的高速處理設(shè)備 我們的設(shè)備比原來(lái)的產(chǎn)品至少快1000倍 TimeLogic公司總監(jiān)ChristopherHoover說(shuō) 該公司的這一設(shè)備售價(jià)25萬(wàn)美元 FPGA芯片叫板微處理器馬里蘭州的AnnapolisMicroSystems公司在其電腦芯片電路板中也集成了XILINX的FPGA芯片 以提高產(chǎn)品性能 又如加州的BlueArc公司用ALTERA的FPGA開發(fā)出一種存儲(chǔ)器產(chǎn)品 其速度比NetworkAppliance和EMC公司的競(jìng)爭(zhēng)產(chǎn)品更快 華盛頓州Bellevue市的MidStreamTechnologies公司采用XILINX的FPGA 為有限電視運(yùn)營(yíng)商開發(fā)視頻流服務(wù)器 這款服務(wù)器高僅3 5英尺 采用了2片F(xiàn)PGA芯片 可同時(shí)提供425路視頻流信號(hào) 比基于通用微處理器的服務(wù)器速度更快 如果您正在 福布斯 的網(wǎng)站上閱讀這篇文章 那么你已經(jīng)接觸到了FPGA 因?yàn)镕正是采用贏通公司的FPGA服務(wù)器進(jìn)行網(wǎng)頁(yè)顯示的 FPGA芯片武裝的超級(jí)電腦超級(jí)電腦是科技世界中的極品 售價(jià)奇高 速度飛快 集成了數(shù)以千計(jì)的微處理器 但這種超級(jí)電腦也浪費(fèi)了非常多的芯片資源 每個(gè)處理器只能進(jìn)行單任務(wù)操作 大部分功能難以充分發(fā)揮 現(xiàn)在有了另一種更為簡(jiǎn)潔的設(shè)計(jì) 設(shè)計(jì)工程師開始采用FPGA芯片來(lái)武裝超級(jí)電腦 取代了原先大量的英特爾奔騰處理器 經(jīng)過(guò)編程 FPGA芯片可并行處理多項(xiàng)任務(wù) 從而使所有電路都能隨時(shí)發(fā)揮作用 FPGA芯片還可以反復(fù)編程 而且?guī)缀蹩伤矔r(shí)完成 在某一時(shí)刻它可以為美國(guó)國(guó)防部預(yù)報(bào)全球天氣狀況 下一時(shí)刻又可根據(jù)高盛公司 GoldmanSachs 做的主要利率對(duì)沖情況來(lái)評(píng)估債券市場(chǎng)的風(fēng)險(xiǎn) 下一代超級(jí)電腦將基于可編程邏輯器件 這種機(jī)器的功能將比目前最大的超級(jí)電腦還要強(qiáng)大許多 其中的秘訣在于 設(shè)計(jì)者可以把自己的想法編成程序代碼 然后讓FPGA芯片去實(shí)現(xiàn) 猶他州的StarBridgeSystems公司聲稱已經(jīng)解決了這一問(wèn)題 該公司使用FPGA和自己的Viva編程語(yǔ)言開發(fā)出了 超級(jí)電腦 hypercomputer 運(yùn)行速度無(wú)與倫比 對(duì)該超級(jí)電腦進(jìn)行測(cè)試的美國(guó)國(guó)家航空航天局 NASA 科學(xué)家表示 這一產(chǎn)品的性能令人過(guò)目難忘 美國(guó)加州大學(xué)伯克利分校 UniversityofCalifornia Berkeley 和楊百翰大學(xué) BrighamYoungUniversity 的研究員也正在設(shè)計(jì)基于FPGA的電腦 這些電腦可在運(yùn)行中實(shí)現(xiàn)動(dòng)態(tài)重配置 這對(duì)定位危險(xiǎn)目標(biāo)等軍事應(yīng)用和面容識(shí)別一類的計(jì)算密集型安全應(yīng)用十分有用 1 超大規(guī)?？删幊踢壿嬈骷?2 半定制或全定制ASIC 3 混合ASIC 3 2EDA技術(shù)實(shí)現(xiàn)目標(biāo) 3 3硬件描述語(yǔ)言VHDL 硬件描述語(yǔ)言是EDA技術(shù)的重要組成部分 VHDL是作為電子設(shè)計(jì)主流硬件的描述語(yǔ)言 VHDL語(yǔ)言具有很強(qiáng)的電路描述和建模能力 能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建模和描述 從而大大簡(jiǎn)化了硬件設(shè)計(jì)任務(wù) 提高了設(shè)計(jì)效率和可靠性 用VHDL進(jìn)行電子系統(tǒng)設(shè)計(jì)的一個(gè)很大的優(yōu)點(diǎn)是設(shè)計(jì)者可以專心致力于其功能的實(shí)現(xiàn) 而不需要對(duì)不影響功能的與工藝有關(guān)的因素花費(fèi)過(guò)多的時(shí)間和精力 3 4VHDL綜合 設(shè)計(jì)過(guò)程中的每一步都可稱為一個(gè)綜合環(huán)節(jié) 1 從自然語(yǔ)言轉(zhuǎn)換到VHDL語(yǔ)言算法表示 即自然語(yǔ)言綜合 2 從算法表示轉(zhuǎn)換到寄存器傳輸級(jí) RegisterTransportLevel RTL 即從行為域到結(jié)構(gòu)域的綜合 即行為綜合 3 RTL級(jí)表示轉(zhuǎn)換到邏輯門 包括觸發(fā)器 的表示 即邏輯綜合 3 4VHDL綜合 設(shè)計(jì)過(guò)程中的每一步都可稱為一個(gè)綜合環(huán)節(jié) 4 從邏輯門表示轉(zhuǎn)換到版圖表示 ASIC設(shè)計(jì) 或轉(zhuǎn)換到FPGA的配置網(wǎng)表文件 可稱為版圖綜合或結(jié)構(gòu)綜合 有了版圖信息就可以把芯片生產(chǎn)出來(lái)了 有了對(duì)應(yīng)的配置文件 就可以使對(duì)應(yīng)的FPGA變成具有專門功能的電路器件 C ASM 程序 CPU指令 數(shù)據(jù)代碼 0100101000101100 軟件程序編譯器COMPILER 編譯器和綜合功能比較 VHDL VERILOG 程序 硬件描述語(yǔ)言綜合器SYNTHESIZER 為ASIC設(shè)計(jì)提供的電路網(wǎng)表文件 a 軟件語(yǔ)言設(shè)計(jì)目標(biāo)流程 b 硬件語(yǔ)言設(shè)計(jì)目標(biāo)流程 3 5基于VHDL的自頂向下設(shè)計(jì)方法 自頂向下的設(shè)計(jì)流程 3 6EDA與傳統(tǒng)電子設(shè)計(jì)方法的比較 手工設(shè)計(jì)方法的缺點(diǎn)是 1 復(fù)雜電路的設(shè)計(jì) 調(diào)試十分困難 2 如果某一過(guò)程存在錯(cuò)誤 查找和修改十分不便 3 設(shè)計(jì)過(guò)程中產(chǎn)生大量文檔 不易管理 4 對(duì)于集成電路設(shè)計(jì)而言 設(shè)計(jì)實(shí)現(xiàn)過(guò)程與具體生產(chǎn)工藝直接相關(guān) 因此可移植性差 5 只有在設(shè)計(jì)出樣機(jī)或生產(chǎn)出芯片后才能進(jìn)行實(shí)測(cè) EDA技術(shù)有很大不同 1 采用硬件描述語(yǔ)言作為設(shè)計(jì)輸入 2 庫(kù) Library 的引入 3 設(shè)計(jì)文檔的管理 4 強(qiáng)大的系統(tǒng)建模 電路仿真功能 5 具有自主知識(shí)產(chǎn)權(quán) 6 開發(fā)技術(shù)的標(biāo)準(zhǔn)化 規(guī)范化以及IP核的可利用性 7 適用于高效率大規(guī)模系統(tǒng)設(shè)計(jì)的自頂向下設(shè)計(jì)方案 8 全方位地利用計(jì)算機(jī)自動(dòng)設(shè)計(jì) 仿真和測(cè)試技術(shù) 9 對(duì)設(shè)計(jì)者的硬件知識(shí)和硬件經(jīng)驗(yàn)要求低 10 高速性能好 11 純硬件系統(tǒng)的高可靠性 3 7EDA的發(fā)展趨勢(shì) 系統(tǒng)集成芯片成為IC設(shè)計(jì)的發(fā)展方向 這一發(fā)展趨勢(shì)表現(xiàn)在如下幾個(gè)方面 超大規(guī)模集成電路的集成度和工藝水平不斷提高 深亞微米 Deep Submicron 工藝 如0 18 m 0 13 m已經(jīng)走向成熟 在一個(gè)芯片上完成的系統(tǒng)級(jí)的集成已成為可能 市場(chǎng)對(duì)電子產(chǎn)品提出了更高的要求 如必須降低電子系統(tǒng)的成本 減小系統(tǒng)的體積等 從而對(duì)系統(tǒng)的集成度不斷提出更高的要求 高性能的EDA工具得到長(zhǎng)足的發(fā)展 其自動(dòng)化和智能化程度不斷提高 為嵌入式系統(tǒng)設(shè)計(jì)提供了功能強(qiáng)大的開發(fā)環(huán)境 計(jì)算機(jī)硬件平臺(tái)性能大幅度提高 為復(fù)雜的SoC設(shè)計(jì)提供了物理基礎(chǔ) EDA實(shí)驗(yàn)的3個(gè)層次 1 邏輯行為的實(shí)現(xiàn) 特點(diǎn) 非EDA技術(shù)及相關(guān)器件也能實(shí)現(xiàn) 無(wú)法體現(xiàn)EDA技術(shù)的優(yōu)勢(shì) 2 控制與信號(hào)傳輸功能的實(shí)現(xiàn) 特點(diǎn) 必須使用EDA技術(shù)才也能實(shí)現(xiàn) 能體現(xiàn)EDA技術(shù)的優(yōu)勢(shì) 3 算法的實(shí)現(xiàn) 特點(diǎn) 使用硬件方式取代由傳統(tǒng)CPU完成的許多算法功能 實(shí)現(xiàn)高速性能 主要包括原數(shù)字電路中的實(shí)驗(yàn)項(xiàng)目 如 簡(jiǎn)單譯碼器 簡(jiǎn)單計(jì)數(shù)器 紅綠交通燈控制 表決器 顯示掃描器 電梯控制 乒乓球游戲 數(shù)字鐘表 普通頻率計(jì) 等等純邏輯行為實(shí)現(xiàn)方面的電路的設(shè)計(jì) 時(shí)鐘頻率低 如 高速信號(hào)發(fā)生器 含高速D A輸出 PWM FSK PSK A D采樣控制器 數(shù)字頻率合成 數(shù)字PLL FIFO RS232或PS 2通