實(shí)現(xiàn)譯碼操作的電路稱(chēng)為譯碼器.ppt

課程網(wǎng)頁(yè) http qiqi789 github io teaching Electronics 第7章門(mén)電路和組合邏輯電路 本章內(nèi)容為重點(diǎn)教學(xué)內(nèi)容 學(xué)習(xí)本章的學(xué)生應(yīng)達(dá)到如下基本要求 理解邏輯代數(shù)的基本邏輯運(yùn)算 懂得在數(shù)字電子技術(shù)中數(shù)學(xué)運(yùn)算是用邏輯運(yùn)算實(shí)現(xiàn)的 掌握邏輯運(yùn)算規(guī)則 邏輯函數(shù)的表示 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式 卡諾圖化簡(jiǎn)等基本理論 懂得從電子技術(shù)角度 邏輯運(yùn)算通過(guò)電路實(shí)現(xiàn) 初步理解邏輯門(mén)電路的基礎(chǔ)概念及其接口特性 掌握利用邏輯代數(shù)知識(shí)分析組合邏輯電路的一般過(guò)程及其方法 了解用邏輯門(mén)電路設(shè)計(jì)組合邏輯電路的一般過(guò)程 掌握譯碼器 編碼器 數(shù)據(jù)選擇器等常用中規(guī)模組合邏輯電路芯片的邏輯功能及其特點(diǎn) 掌握利用譯碼器 數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯電路的一般過(guò)程及其應(yīng)用方法 第7章第1課 在本次課中 我們將介紹常見(jiàn)進(jìn)制與碼制的含義 各種進(jìn)制的轉(zhuǎn)換 邏輯運(yùn)算的特點(diǎn)及基本邏輯運(yùn)算 相關(guān)知識(shí)點(diǎn)與學(xué)習(xí)目標(biāo) 本課涉及 邏輯問(wèn)題與邏輯運(yùn)算基礎(chǔ) 知識(shí)點(diǎn) 通過(guò)本課學(xué)習(xí) 應(yīng)理解邏輯代數(shù)的基本邏輯運(yùn)算 懂得在數(shù)字電子技術(shù)中數(shù)學(xué)運(yùn)算是用邏輯運(yùn)算實(shí)現(xiàn)的 一 邏輯問(wèn)題與邏輯運(yùn)算 基于邏輯量 人們構(gòu)建了很多經(jīng)典問(wèn)題 如黑白帽子問(wèn)題 時(shí)間上和數(shù)量上均連續(xù)變化的信號(hào) 稱(chēng)為模擬信號(hào) 如聲音 壓力等 還有一些量只有2種值 把這種只有2種值的量稱(chēng)為邏輯量 1849年 喬治 布爾總結(jié)提出邏輯代數(shù) 也叫為布爾代數(shù) 用 0 和 1 念 幺 表示兩種不同的邏輯狀態(tài)利用邏輯代數(shù) 可解決現(xiàn)實(shí)世界中的信號(hào)處理及其運(yùn)算問(wèn)題 前提條件是這些信號(hào)是用 0 和 1 表示的序列 是數(shù)字信號(hào) 邏輯代數(shù)是分析與設(shè)計(jì)數(shù)字電路的數(shù)學(xué)工具 也有其基本運(yùn)算 邏輯表達(dá)式由且只能由 與 或 非 3種基本邏輯運(yùn)算組成當(dāng)然 邏輯代數(shù)也能實(shí)現(xiàn)加 減 乘 除等數(shù)學(xué)運(yùn)算問(wèn)題 只是這些運(yùn)算由且只能由 與 或 非 3種基本邏輯運(yùn)算組成數(shù)學(xué)運(yùn)算通過(guò)邏輯運(yùn)算來(lái)實(shí)現(xiàn)當(dāng)然 邏輯運(yùn)算是通過(guò)電路來(lái)實(shí)現(xiàn)的 把實(shí)現(xiàn)基本邏輯運(yùn)算及其導(dǎo)出邏輯運(yùn)算功能的電路統(tǒng)稱(chēng)為門(mén)電路 把工作在數(shù)字信號(hào)下的電路稱(chēng)為數(shù)字電路把利用數(shù)字電路解決現(xiàn)實(shí)世界中問(wèn)題的技術(shù)稱(chēng)為數(shù)字電子技術(shù) 在數(shù)字電路中 我們用 0 1 兩種數(shù)值及其組合表示數(shù)字信號(hào) 為便于電路實(shí)現(xiàn) 對(duì)于1和0可用電位的高和低或用脈沖信號(hào)的有和無(wú)來(lái)表示 用邏輯1表示高電平 或有電流 開(kāi)關(guān)接通及燈亮 而用邏輯0表示低電平 或無(wú)電流 開(kāi)關(guān)斷開(kāi)及燈滅 這種邏輯表示方法稱(chēng)為正邏輯 反之 稱(chēng)為負(fù)邏輯 今后 若不加聲明 我們所討論的邏輯函數(shù)關(guān)系均指正邏輯而言 二 數(shù)制 要學(xué)好數(shù)字電路部分內(nèi)容 同學(xué)們須掌握一定的數(shù)學(xué)知識(shí) 尤其是邏輯代數(shù) 為更好地學(xué)習(xí)后面的課程 我們將介紹一些數(shù)制及其轉(zhuǎn)換的基本知識(shí) 1 數(shù)的表示表示一個(gè)數(shù)習(xí)慣上采用位置記數(shù)法 包括 數(shù)碼 基數(shù) 位權(quán)三個(gè)要素 下面結(jié)合實(shí)例介紹三要素的含義10 1 219 25 數(shù)的位置以小數(shù)點(diǎn)為界 基數(shù) 允許出現(xiàn)數(shù)碼的最大個(gè)數(shù) 位權(quán) 為基數(shù)的位置次方 當(dāng)基數(shù)為10時(shí) 該數(shù)為19 2510 當(dāng)基數(shù)為16時(shí) 該數(shù)整數(shù)部分為2510 2 常見(jiàn)進(jìn)制 1 十進(jìn)制 采用了0 1 9十個(gè)不同的數(shù)碼表示數(shù)據(jù) 基數(shù)為10 同學(xué)們應(yīng)對(duì)照十進(jìn)制深入理解數(shù)碼 位權(quán) 基數(shù)的概念與數(shù)的表示 2 二進(jìn)制 二進(jìn)制的數(shù)碼為兩個(gè) 0和1 基數(shù)為2 數(shù)位由數(shù)碼所在位置確定 位權(quán)為基數(shù)的數(shù)位次方 例如 二進(jìn)制數(shù)1101 01用十進(jìn)制表示為13 25 3 八進(jìn)制與十六進(jìn)制 由于二進(jìn)制在書(shū)寫(xiě)上的繁瑣 因此 在程序中 常常采用八進(jìn)制 十六進(jìn)制表示 八進(jìn)制數(shù)碼 0 7 基數(shù)為8 位權(quán)為基數(shù)的數(shù)位次方如八進(jìn)制 137 504對(duì)應(yīng)十進(jìn)制為95 6328125十六進(jìn)制數(shù)碼 0 9 A B C D E F基數(shù)為16 位權(quán)為基數(shù)的數(shù)位次方如十六進(jìn)制 12AF B4對(duì)應(yīng)十進(jìn)制為 4783 7031125 3 進(jìn)制轉(zhuǎn)換 1 任意進(jìn)制到十進(jìn)制 按位權(quán)展開(kāi)即可 2 十進(jìn)制到任意進(jìn)制 以二進(jìn)制為例 例12 1 1 將十進(jìn)制數(shù)25 375轉(zhuǎn)換為二進(jìn)制數(shù)整數(shù)部分 除2取余法 小數(shù)部分 乘2取整法 25 375 10 11001 011 2 3 二進(jìn)制數(shù) 八進(jìn)制 十六進(jìn)制轉(zhuǎn)換將二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)方法如下 從小數(shù)點(diǎn)開(kāi)始 整數(shù)部分向左 小數(shù)部分向右每三位二進(jìn)制數(shù)分為一組 對(duì)應(yīng)于一位八進(jìn)制數(shù) 10011100101101001000 1001 2 2345510 41 8從小數(shù)點(diǎn)開(kāi)始 整數(shù)部分向左 小數(shù)部分向右每四位二進(jìn)制數(shù)分為一組 對(duì)應(yīng)于一位十六進(jìn)制數(shù) 10011100101101001000 1001 2 9CB48 9 16 三 碼制1 碼制的含義用若干數(shù)碼 文字 符號(hào)表示特定對(duì)象的過(guò)程稱(chēng)為編碼 具體的編碼方法稱(chēng)為碼制 2 BCD碼用二進(jìn)制碼表示十進(jìn)制碼的編碼稱(chēng)為BCD碼常用的BCD碼有8421碼 8421分別代表位權(quán) 如數(shù)字5的8421碼為 0101 3 碼制 數(shù)制是兩個(gè)不同的概念BCD碼是用于表示十進(jìn)制數(shù)碼 而不是數(shù)值 四 基本邏輯運(yùn)算的定義 1 與邏輯運(yùn)算 根據(jù)基本電路常識(shí) 圖所示只有當(dāng)開(kāi)關(guān)A B全部閉合時(shí)燈才能亮 我們把這種因果關(guān)系稱(chēng)為與邏輯 也叫邏輯乘 關(guān)系 定義 只有當(dāng)其中所有條件都成立 該事件才能發(fā)生 這種因果關(guān)系稱(chēng)為與運(yùn)算 又稱(chēng)為與邏輯 邏輯乘 2 或邏輯關(guān)系 我們把與運(yùn)算圖中的A B開(kāi)關(guān)改接為如圖所示 在該圖中 顯然我們只要開(kāi)關(guān)A或B有一個(gè)合上 便可構(gòu)成回路 燈便可點(diǎn)亮 這樣一來(lái) 我們便得到另一種邏輯關(guān)系 或邏輯 也叫邏輯加 關(guān)系 定義 只要其中一個(gè)條件成立或任幾個(gè)條件都成立 這事件一定發(fā)生 這種因果關(guān)系稱(chēng)為或運(yùn)算 又稱(chēng)為或邏輯 邏輯加 3 非邏輯關(guān)系 如圖示 當(dāng)開(kāi)關(guān)A合上時(shí)燈滅 反之 當(dāng)開(kāi)關(guān)S斷開(kāi)時(shí) 燈反而點(diǎn)亮 在該電路中 事件發(fā)生的條件具備時(shí) 事件不會(huì)發(fā)生 我們把這種因果關(guān)系稱(chēng)為非邏輯關(guān)系 定義 只有當(dāng)條件成立時(shí) 該事件肯定不能發(fā)生 這種因果關(guān)系稱(chēng)為非運(yùn)算 又稱(chēng)非邏輯 五 基本邏輯關(guān)系的數(shù)學(xué)描述 1 真值表表示方法真值表就是將自變量的各種取值和運(yùn)算結(jié)果的取值用表格表示對(duì)應(yīng)實(shí)際問(wèn)題 自變量表示輸入 結(jié)果表示輸出上述三種邏輯關(guān)系可以用邏輯代數(shù)來(lái)描述 在邏輯代數(shù)中可用字母A B C 來(lái)表示邏輯變量 用0和1表示邏輯變量的兩種不同狀態(tài) 思考題 為什么把上面的表格叫真值表因?yàn)檫壿嬃恐挥姓?假2個(gè)值 真值表很形象 例 用真值表表示三種基本邏輯關(guān)系1確定輸入輸出用A B作為開(kāi)關(guān)S1 S2的開(kāi)關(guān)狀態(tài) 并以 1 表示閉合 0 表示斷開(kāi) 用Y作為燈的狀態(tài)變量 1 表示燈亮 0 表示燈滅2用圖表表示三種基本邏輯關(guān)系 2 數(shù)學(xué)表示方法上面三種基本邏輯關(guān)系可用數(shù)學(xué)表達(dá)式描述 在邏輯代數(shù)中 將與邏輯稱(chēng)為與運(yùn)算或邏輯乘 符號(hào)為邏輯乘的運(yùn)算符號(hào) 在不致混淆的情況下 也可將 符號(hào)省略 寫(xiě)成Y AB 與邏輯 或邏輯 非邏輯用數(shù)學(xué)表達(dá)式如圖 3 圖形表示方法 邏輯運(yùn)算由且只能由上述三種基本運(yùn)算構(gòu)成 七 本課的重點(diǎn)與難點(diǎn)重點(diǎn) 基本邏輯運(yùn)算及其表示八 思考題12 1 1將一個(gè)十進(jìn)制3 3333轉(zhuǎn)換為二進(jìn)制 要求保證1 200的精度 轉(zhuǎn)換后的二進(jìn)制數(shù)中小數(shù)點(diǎn)后二進(jìn)制應(yīng)有多少位 12 1 2什么是BCD碼 8421BCD碼與四位二進(jìn)制數(shù)有何不同 第7章第2課 在本次課中 將介紹導(dǎo)出邏輯運(yùn)算 邏輯運(yùn)算的基本公式 常用公式 基本規(guī)則 邏輯函數(shù)的表示及其標(biāo)準(zhǔn)表達(dá)式 相關(guān)知識(shí)點(diǎn)與學(xué)習(xí)目標(biāo) 本課涉及 邏輯代數(shù)的公理 公式 邏輯函數(shù)的最小項(xiàng)表達(dá)式 知識(shí)點(diǎn) 通過(guò)本課學(xué)習(xí) 應(yīng)掌握邏輯運(yùn)算規(guī)則 邏輯函數(shù)的表示 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式等基礎(chǔ)理論 一 導(dǎo)出 也叫復(fù)合 邏輯關(guān)系1 與非邏輯定義 與運(yùn)算與非運(yùn)算的組合稱(chēng)為與非邏輯2 或非邏輯定義 或運(yùn)算與非運(yùn)算的組合稱(chēng)為或非邏輯 3 異或邏輯定義 A B不同時(shí) 輸出為1 A B相同時(shí) 輸出為0 這樣的邏輯關(guān)系稱(chēng)為異或邏輯4 同或邏輯定義 A B不同時(shí) 輸出為0 A B相同時(shí) 輸出為1 這樣的邏輯關(guān)系稱(chēng)為同或邏輯 二 邏輯代數(shù)基本公式與常用公式 1 邏輯代數(shù)公理不需要加以證明 大家都公認(rèn)的規(guī)律稱(chēng)為公理 布爾代數(shù)中的公理有 2 基本公式 解釋 例2證明第二分配律解釋A BC A B A C 1 用基本定理證明 A B A C AA AC AB BC A A C B BC A 1 C B BC A BC 2 用真值表證明 其它公式說(shuō)明第一摩根定律與第二摩根定律 3 其它常用公式 4 式20為著名的添加項(xiàng)定理 三 邏輯抽象與邏輯函數(shù)的最小項(xiàng)表達(dá)式 1 邏輯抽象現(xiàn)實(shí)世界的許多問(wèn)題可用邏輯代數(shù)的方法解決 把由現(xiàn)實(shí)世界的問(wèn)題求出其相應(yīng)邏輯代數(shù)的過(guò)程稱(chēng)為邏輯抽象 例9 1 4 請(qǐng)求出2個(gè)1位二進(jìn)制數(shù)加法的真值表用A B表示2個(gè)1位的二進(jìn)制數(shù) 用S C分別表示和及進(jìn)位 2 邏輯函數(shù)的定義若某邏輯網(wǎng)絡(luò)的輸入邏輯變量為A1 A2 An 輸出邏輯變量為F 當(dāng)A1 A2 An的取值確定后 F的值就唯一被確定下來(lái) 則稱(chēng)F是A1 A2 An的邏輯函數(shù) 記為F f A1 A2 An 3 邏輯函數(shù)的表示有四種表示方法 真值表 表達(dá)式 邏輯圖 卡諾圖 下一課講 上述表示方式均描述了一個(gè)相同的邏輯問(wèn)題 顯然 在上述描述方法中 只有真值表為唯一 注意如何由電路寫(xiě)出邏輯函數(shù) 4 最小項(xiàng)與最小項(xiàng)表達(dá)式 將函數(shù)的所有變量組成一與項(xiàng) 與項(xiàng)中函數(shù)的所有變量以原變量或反變量的形式僅出現(xiàn)一次 這種與項(xiàng)稱(chēng)為函數(shù)的最小項(xiàng) 最小項(xiàng)表達(dá)式全部由最小項(xiàng)構(gòu)成的表達(dá)式3變量邏輯函數(shù)的全部最小項(xiàng) 5 由真值表求出最小項(xiàng)表達(dá)式的方法 將真值表中每個(gè)Y 1的對(duì)應(yīng)輸入變量A B 的一組組合狀態(tài)以邏輯乘形式表示 A表示A取值為1 反變量表示取值為0 再將所有Y 1的邏輯乘進(jìn)行邏輯加 6 邏輯函數(shù)的最小項(xiàng)表達(dá)式實(shí)例寫(xiě)出三人表決邏輯函數(shù)的標(biāo)準(zhǔn)最小項(xiàng)表達(dá)式 所謂三人表決邏輯 是A B C三個(gè)人對(duì)一提案進(jìn)行表決 贊成用 1 表示 反對(duì)用 0 表示 若有二個(gè)人或者二個(gè)以上的人贊成 該提案被過(guò)用 1 表示 否則就被否決 用 0 表示 根據(jù)此表決功能很容易寫(xiě)出真值表 在表中 找出Y 1的行 寫(xiě)出相應(yīng)的最小項(xiàng) 然后取最小項(xiàng)之和 就得到表決函數(shù)Y的標(biāo)準(zhǔn)與或式 五 本次課程重點(diǎn)與難點(diǎn)邏輯運(yùn)算規(guī)則 邏輯函數(shù)的表示 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式 第7章第3課 在本次課中 將通過(guò)一個(gè)例子介紹公式法化簡(jiǎn)邏輯函數(shù)的方法并重點(diǎn)介紹卡諾圖化簡(jiǎn) 含帶任意項(xiàng)化簡(jiǎn) 相關(guān)知識(shí)點(diǎn)與學(xué)習(xí)目標(biāo) 本課涉及 邏輯函數(shù)的化簡(jiǎn) 知識(shí)點(diǎn) 通過(guò)本課學(xué)習(xí) 應(yīng)掌握掌握邏輯函數(shù)卡諾圖化簡(jiǎn)等基礎(chǔ)理論 一 前面兩課知識(shí)小測(cè)驗(yàn) 判別下列三個(gè)式子的關(guān)系 答案 相等 二 邏輯函數(shù)的最簡(jiǎn)式1 邏輯函數(shù)最簡(jiǎn)式的定義 一個(gè)與給定函數(shù)等效的積之和式中 若同時(shí)滿(mǎn)足 1 該式中的乘積項(xiàng)最少 2 該式中的每個(gè)乘積項(xiàng)再不能用變量更少的乘積項(xiàng)代替 則此積之和式是給定函數(shù)的最簡(jiǎn)式 2 公式法化簡(jiǎn)實(shí)例 1 基本方法應(yīng)用前面介紹的基本定理消去邏輯函數(shù)表達(dá)式中多余的乘積項(xiàng)和多余的因子 以求得邏輯函數(shù)的最簡(jiǎn)與或式 2 實(shí)例 3 公式法化簡(jiǎn)邏輯函數(shù)小結(jié) 利用公式法化簡(jiǎn)邏輯函數(shù)沒(méi)有固定的步驟或者方法 因此要求技巧性比較高 三 卡諾圖化簡(jiǎn)的引入 1 公式法化簡(jiǎn)的不足需要太多的技巧且非常不直觀 缺乏規(guī)范理論 2 最小項(xiàng) 解釋 的邏輯相鄰性若兩個(gè)最小項(xiàng)僅有一個(gè)變量是不同 我們稱(chēng)它們具有邏輯相鄰性2 卡諾圖的定義前面我們知道 真值表是邏輯函數(shù)的完整狀態(tài)描述 由真值表到邏輯函數(shù)表達(dá)式相當(dāng)方便 但作為運(yùn)算工具不方便 如果將真值表變換成方格圖的形狀 我們把這種圖稱(chēng)為真值圖 并使在幾何位置上相鄰的最小項(xiàng)邏輯上也相鄰 反之亦然 即按循環(huán)碼的規(guī)則來(lái)排列變量的取值組合 我們把這種圖稱(chēng)為卡諾圖 3 空白卡諾圖一個(gè)具體的空白卡諾圖是針對(duì)具有固定個(gè)數(shù)自變量的邏輯函數(shù)不同個(gè)數(shù)變量邏輯函數(shù)卡諾圖的畫(huà)法不同幾何位置上相鄰的最小項(xiàng)邏輯上也相鄰邏輯上相鄰的最小項(xiàng)幾何位置上也相鄰請(qǐng)看三 四變量卡諾圖的畫(huà)法 圖中的數(shù)字為對(duì)應(yīng)最小項(xiàng)的下標(biāo) 4 由真值表到卡諾圖若已知的邏輯函數(shù)Y是用真值表的形式給出的 則將真值表中最小項(xiàng)的值 0 或者 1 對(duì)號(hào)填入卡諾圖中 為了好看起見(jiàn) 填 0 的小方格中 0 可以不填進(jìn)去 即在卡諾圖中 未填 1 的小方格就意味著填的是 0 請(qǐng)看實(shí)例 四 卡諾圖合并最小項(xiàng)的規(guī)則1 卡諾圖合并最小項(xiàng)規(guī)則1任何兩個(gè)標(biāo) 1 的相鄰單元可以形成一個(gè)圈 以消去一個(gè)變量 化簡(jiǎn)實(shí)例 2 卡諾圖合并最小項(xiàng)規(guī)則2任何四個(gè)標(biāo) 1 的相鄰單元可以形成一個(gè)圈 以消去兩個(gè)變量 化簡(jiǎn)實(shí)例 3 卡諾圖合并最小項(xiàng)規(guī)則3卡諾圖合并最小項(xiàng)的第三個(gè)規(guī)則如下 任何八個(gè)標(biāo) 1 的相鄰單元可以形成一個(gè)圈 以消去三個(gè)變量 上述規(guī)則主要用于邏輯變量不超過(guò)四個(gè)的邏輯函數(shù)的化簡(jiǎn) 對(duì)于邏輯變量超過(guò)四個(gè)的邏輯函數(shù) 雖然也可在相應(yīng)的卡諾圖上進(jìn)行化簡(jiǎn) 但由于有些相鄰項(xiàng)不直觀 較難化簡(jiǎn) 故常采用多卡諾圖化簡(jiǎn) 對(duì)于多卡諾圖化簡(jiǎn) 此處略 4 由卡諾圖寫(xiě)出邏輯函數(shù)最簡(jiǎn)與或式的方法在邏輯函數(shù)Y的卡諾圖填 1 的小方格中 按照2i i 0 1 2 的相鄰小方格進(jìn)行最大的圈組 并可以合并為一項(xiàng) 保留相同的變量 消去不同的i個(gè)變量 在每一次圈組中 至少應(yīng)包含一個(gè)未被圈過(guò)的小方格在內(nèi) 應(yīng)將卡諾圖中 所有為 1 的小方格全部圈完 將每次圈組的合并結(jié)果的與項(xiàng)相加就得到邏輯函數(shù)的最簡(jiǎn)與或式 五 卡諾圖法化簡(jiǎn)邏輯函數(shù)實(shí)例 解答 實(shí)例1 實(shí)例2 六 帶任意項(xiàng)的卡諾圖化簡(jiǎn) 1 任意項(xiàng)的含義在數(shù)字電路中 當(dāng)分析某些邏輯函數(shù)時(shí) 我們發(fā)現(xiàn)自變量某些取值的組合不會(huì)出現(xiàn) 即對(duì)輸入變量的取值加以限制 稱(chēng)為約束 這樣的變量的取值組合 與項(xiàng) 或項(xiàng) 稱(chēng)為任意項(xiàng) 又稱(chēng)為約束項(xiàng)或隨意項(xiàng) 在卡諾圖中 任意項(xiàng)用 或用 表示 2 任意項(xiàng)的實(shí)例用四位二進(jìn)碼進(jìn)行的8421編碼的編碼函數(shù)中 其自變量的組合1010 1011 1100 1101 1110 1111就不會(huì)出現(xiàn) 這些狀態(tài)稱(chēng)為任意狀態(tài) 只有0 9的10十個(gè)狀態(tài)才有意義 3 化簡(jiǎn)原則在卡諾圖中 圈 1 時(shí) 若 小方格對(duì)擴(kuò)大圈組范圍有利 則當(dāng)作 1 看待 否則 當(dāng) 0 看待 同樣 在卡諾圖中圈 0 時(shí) 若 X 小方格對(duì)擴(kuò)大圈組范圍有利 則當(dāng)作 0 看待 否則 當(dāng)作 1 看待 4 化簡(jiǎn)實(shí)例 七 邏輯代數(shù)小節(jié)邏輯代數(shù)為基礎(chǔ) 要求全部掌握 主要有 二進(jìn)制 基本邏輯運(yùn)算及復(fù)合邏輯運(yùn)算 邏輯運(yùn)算的基本公式及規(guī)則邏輯函數(shù)的表示邏輯函數(shù)的化簡(jiǎn)八 思考題請(qǐng)畫(huà)出一個(gè)具有多個(gè)最簡(jiǎn)結(jié)果的卡諾圖 第7章第4課 在本次課中 將簡(jiǎn)單介紹實(shí)現(xiàn)邏輯運(yùn)算電路的特點(diǎn) 相關(guān)知識(shí)點(diǎn)與學(xué)習(xí)目標(biāo) 本課涉及 邏輯運(yùn)算的電路實(shí)現(xiàn) 知識(shí)點(diǎn) 通過(guò)本課學(xué)習(xí) 應(yīng)懂得從電子技術(shù)角度 邏輯運(yùn)算通過(guò)電路實(shí)現(xiàn) 初步理解邏輯門(mén)電路的基礎(chǔ)概念及其接口特性 上一課回顧 化簡(jiǎn)下式 答案 一 基本邏輯電路的實(shí)現(xiàn) 二極管具有單向?qū)щ娦?可用二極管實(shí)現(xiàn)門(mén)電路 與門(mén)或門(mén)如上 解釋 書(shū)P293 二極管與門(mén) 手動(dòng)開(kāi)關(guān) 缺乏實(shí)用性 解決的方法之一是使用電子開(kāi)關(guān) 思考題 為什么二極管可作為開(kāi)關(guān)使用 理想二極管正向?qū)▔航档扔诹?相當(dāng)于短路 反向截止電阻無(wú)窮大 反向飽和電流為零 相當(dāng)于一個(gè)斷開(kāi)的開(kāi)關(guān) 理想二極管的導(dǎo)通 截止兩種狀態(tài)相當(dāng)于開(kāi)關(guān)接通 斷開(kāi)兩種狀態(tài) 可當(dāng)作開(kāi)關(guān)使用 二極管作為開(kāi)關(guān)沒(méi)有控制端 為全通或全斷開(kāi)關(guān) 可操作性不強(qiáng) 三極管組成的非門(mén)電路 三極管作為開(kāi)關(guān)具有控制端 比二極管具有更好的可操作性 思考題 為什么三極管可作為開(kāi)關(guān)使用 當(dāng)發(fā)射結(jié)處于反向偏置 集電結(jié)也處于反向偏置時(shí) 無(wú)基極控制電流 三極管截止 相當(dāng)于開(kāi)關(guān)斷開(kāi) 三極管具有截止 放大 飽和三種工作狀態(tài) 當(dāng)基極電流達(dá)到一定值時(shí) 輸出電流不再增長(zhǎng) 三極管進(jìn)入飽和狀態(tài) 相當(dāng)于閉合的開(kāi)關(guān) 可見(jiàn) 三極管作為開(kāi)關(guān)具有控制端 比二極管具有更好的可操作性當(dāng)然 三極管飽和具有一定的條件 基極電流達(dá)到一定值 對(duì)于NPN硅管而言 UBES 0 7V UCES 0 3V 飽和時(shí) B E間的電壓記為UBES 稱(chēng)為飽和時(shí)的基射電壓 C E間的電壓記為UCES 稱(chēng)為飽和時(shí)的集射電壓 飽和時(shí)的集電極電流記為ICS 稱(chēng)為集電極飽和電流 三極管剛剛出現(xiàn)飽和現(xiàn)象時(shí)的基流 稱(chēng)為臨界飽和基流 記為IBS ICS UCC UCES RCIBS UCC UCES RC 三極管具有三種狀態(tài) 在數(shù)字信號(hào)作用下 合理選擇電路參數(shù) 可當(dāng)作開(kāi)關(guān)使用舉例 P294 三極管非門(mén) 三極管的飽和條件為IB IBS 三極管的飽和條件 MOS管的開(kāi)關(guān)特性 MOS管也有3個(gè)工作區(qū)合理選擇電路參數(shù) 可使輸入為低電平時(shí)MOS管工作在截止區(qū) 輸入為高電平時(shí) MOS管工作在可變電阻區(qū) 可見(jiàn) MOS管也可作為開(kāi)關(guān)使用 MOS管作為開(kāi)關(guān)不僅有控制端 且開(kāi)關(guān)控制電流近似為0 能耗少 具有更好的性能 二 TTL集成門(mén)電路 單管電路隨著負(fù)載的接入輸入 輸出特性將發(fā)生顯著變化 采用多管集成電路具有更好的性能 TTL與非門(mén)電路 1 TTL與非門(mén)的組成由以下三部分組成 第一部分為輸入級(jí) 多發(fā)射極T1管 第二部分為中間級(jí) 它由T2管和電阻R2 R3組成 可以從T2管的集電極和發(fā)射極同時(shí)輸出兩個(gè)相位相反的信號(hào) 作為T(mén)3管和T4管輸出級(jí)的驅(qū)動(dòng)信號(hào) 第三部分為輸出級(jí) T3 T4 D4組成輸出級(jí) 其作用是提高TTL與非門(mén)的負(fù)載能力 2 工作原理 當(dāng)輸入端A B C中至少有一個(gè)為低電平 設(shè)UA 0 3V 輸出Y為 Y 1 解釋 當(dāng)輸入端A B C全部為高電平3 6V 輸出Y為 Y 0 解釋 所以 上頁(yè)圖示的TTL集成電路為與非門(mén)電路 特別說(shuō)明 在TTL電路中 兩個(gè)門(mén)電路的輸入端可以短接 而輸出端不可以直接短接 3 TTL與非門(mén)的電壓傳輸特性 TTL與非門(mén)的電壓傳輸特性 是指輸出電壓UO隨輸入電壓UI的變化曲線 由圖知 與非門(mén)的電壓傳輸特性可分為四段 AB BC CD DE 解釋 書(shū)P297 分別對(duì)應(yīng)截止區(qū) 線性區(qū) 轉(zhuǎn)折區(qū) 飽和區(qū) 在轉(zhuǎn)折區(qū)中心點(diǎn)所對(duì)應(yīng)的輸入電壓叫做與非門(mén)的閾值電壓或稱(chēng)為門(mén)檻電平 解釋 由于門(mén)檻電平UTH所對(duì)應(yīng)的是電壓傳輸特性轉(zhuǎn)折區(qū)的中心點(diǎn) 所以在對(duì)與非門(mén)的簡(jiǎn)化定性分析中 常以UTH為準(zhǔn) 認(rèn)為當(dāng)UIUTH時(shí) 則與非門(mén)導(dǎo)通 與非門(mén)關(guān)閉時(shí)輸出高電平 與非門(mén)導(dǎo)通時(shí)輸出低電平 4 OC與非門(mén)電路 將典型TTL與非門(mén)電路中的VT3 VD4去掉 就是左圖示的OC門(mén) 可通過(guò)提高外接電源電壓 必須外接電源 來(lái)改善驅(qū)動(dòng)能力 5 三態(tài)輸出的TTL與非門(mén) TS門(mén) 輸出端有三種狀態(tài) 高電平 低電平 高阻抗 E 0 而處于工作狀態(tài)時(shí) 實(shí)現(xiàn)的功能又是與非邏輯運(yùn)算 所以該電路稱(chēng)為T(mén)TL輸出三態(tài)與非門(mén) 利用三態(tài)門(mén)可以實(shí)現(xiàn)總線結(jié)構(gòu) 三 CMOS門(mén)電路 CMOS電路是在NMOS基礎(chǔ)上發(fā)展起來(lái)的 是以增強(qiáng)型P溝道MOS管增強(qiáng)型N型溝道MOS管串聯(lián)互補(bǔ) 反相器 和并聯(lián)互補(bǔ) 傳輸門(mén) 為基本電路單元的集成電路 CMOS電路的基本電路單元是反相器 串聯(lián)互補(bǔ) 和傳輸門(mén) 并聯(lián)互補(bǔ) CMOS電路具有電壓控制 功耗極低 連接方便等一系列優(yōu)點(diǎn) 是目前應(yīng)用最廣泛的集成電路之一 1 CMOS反相器 一個(gè)P溝道增強(qiáng)型MOS管和一個(gè)N溝道增強(qiáng)型MOS管串聯(lián)互補(bǔ) CMOS反相器 當(dāng)輸入U(xiǎn)I UIL 0V時(shí) TN管截止 Tp導(dǎo)通 其簡(jiǎn)化等效電路圖 b 所示 輸出電壓Uo UDD 當(dāng)輸入U(xiǎn)I UIH UDD時(shí) TN管導(dǎo)通 Tp截止 其簡(jiǎn)化等效電路如圖 c 所示 輸出電壓Uo 0V 故圖 a 電路實(shí)現(xiàn)了反相的功能 由P溝道增強(qiáng)型MOS管和N溝道增強(qiáng)型MOS管并聯(lián)互補(bǔ) 無(wú)控制信號(hào) 無(wú)論是Tp管還是TN管都沒(méi)有溝道產(chǎn)生 這時(shí)傳輸門(mén)不導(dǎo)通 當(dāng)C 1 另一個(gè)控制端為0時(shí) TN管 TP管均導(dǎo)通 故傳輸門(mén)導(dǎo)通 UI可以是0V到UDD之間的任意電壓值 當(dāng)C 0 另一個(gè)控制端為1時(shí) 傳輸門(mén)截止 2 CMOS傳輸門(mén) 七 本課的重點(diǎn)與難點(diǎn)初步理解邏輯門(mén)電路的基礎(chǔ)概念及其接口特性三極管非門(mén)TTL與非門(mén)CMOS反相器 第7章第5課 在本次課中 將介紹組合邏輯電路的概念 組合邏輯電路的分析方法 EDA軟件在組合邏輯電路分析中的應(yīng)用并結(jié)合實(shí)例介紹設(shè)計(jì)實(shí)際組合邏輯電路的一般方法 相關(guān)知識(shí)點(diǎn)與學(xué)習(xí)目標(biāo) 本課涉及 組合邏輯電路分析 用小規(guī)模器件實(shí)現(xiàn)組合邏輯電路 2個(gè)知識(shí)點(diǎn) 通過(guò)本課學(xué)習(xí) 應(yīng)掌握利用邏輯代數(shù)知識(shí)分析組合邏輯電路的一般過(guò)程及其方法 了解用邏輯門(mén)電路設(shè)計(jì)組合邏輯電路的一般過(guò)程 二 組合邏輯電路概述 電路在任何時(shí)刻所產(chǎn)生的輸出僅僅取決于該時(shí)刻的輸入信號(hào) 而與這一時(shí)刻輸入信號(hào)作用前的電路狀態(tài)沒(méi)有任何關(guān)系 這種電路稱(chēng)為組合邏輯電路 邏輯電路大致可分為兩類(lèi) 組合邏輯電路 時(shí)序邏輯電路 在電路結(jié)構(gòu)上基本上由邏輯門(mén)組成 只有輸入到輸出的通路 而沒(méi)有輸出反饋到輸入的通路 這種電路沒(méi)有記憶功能 這種電路在任何時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入信號(hào) 而與這一時(shí)刻輸入信號(hào)作用前的電路狀態(tài)沒(méi)有任何關(guān)系 請(qǐng)判斷屏幕的三個(gè)圖哪個(gè) 些 為組合電路 最上面的電路 二 組合邏輯電路的分析 分析的一般過(guò)程如下 使用逐級(jí)推導(dǎo)法 可先從輸出開(kāi)始逐級(jí)寫(xiě)出表達(dá)式 為求簡(jiǎn)潔可用公式法或卡諾圖將邏輯函數(shù)化簡(jiǎn) 作出真值表描述電路的邏輯功能對(duì)電路做評(píng)估 所謂組合電路分析 就是根據(jù)已知的組合邏輯電路 找出組合電路的輸出與輸入的關(guān)系 指出電路所能實(shí)現(xiàn)的邏輯功能 3 分析實(shí)例例1 請(qǐng)分析下面電路的邏輯功能 1 根據(jù)電路寫(xiě)出電路輸出的邏輯表達(dá)式 方法為 由電路的輸入端到輸出端 逐步寫(xiě)出各個(gè)門(mén)的輸出邏輯式 最后寫(xiě)出電路輸出Y的邏輯表達(dá)式 2 表達(dá)式不簡(jiǎn)潔 利用摩根定理變換為與或式 3 根據(jù)化簡(jiǎn)后的表達(dá)式 填出函數(shù)Y的真值表 4 由真值表可看出 當(dāng)電路輸入端A B C不完全相同時(shí) 電路輸出Y為 1 否則 輸出Y為 0 該電路又稱(chēng)為三變量不一致電路 可到該公司的網(wǎng)站 免費(fèi)下載MAX plus 的最新學(xué)生版及注冊(cè)文件 文件名為license dat altera公司MAX plus 是一個(gè)高度集成的可編程邏輯器件開(kāi)發(fā)系統(tǒng) 是目前較為流行的EDA 電子設(shè)計(jì)自動(dòng)化 軟件之一 第一次使用MAX plus 時(shí)需要注冊(cè) 方法如下 選擇option菜單的licensesetup子菜單 將彈出licensesetup對(duì)話框 單擊 Browser 按鈕 選擇你下載的注冊(cè)文件 文件名為license dat 并單擊 OK 按鈕確認(rèn) MAX plus 啟動(dòng)參考界面如上 4 MAX plus 簡(jiǎn)介 啟動(dòng)MAX plus 選擇File菜單的new子菜單 在彈出的對(duì)話框中選擇文件類(lèi)型為GraphicEditorfile 單擊OK進(jìn)入圖形文件編輯狀態(tài) 1 建立仿真項(xiàng)目的工程文件 5 計(jì)算機(jī)仿真分析實(shí)現(xiàn) 選擇File菜單Project子菜單下的SetProjectToCurrentFile將工程文件指向當(dāng)前圖形文件 在編輯區(qū)任意位置雙擊 將彈出電路符號(hào)放置對(duì)話框 2 設(shè)計(jì)圖形文件 電路圖 MAX plus 提供的各庫(kù)簡(jiǎn)要說(shuō)明prim庫(kù) 基本庫(kù) 包括基本的邏輯單元電路及電路符號(hào) 如門(mén)電路 觸發(fā)器等 mf庫(kù) 宏單元庫(kù) 主要提供常用中 小規(guī)模器件所對(duì)應(yīng)的宏模塊在本教材中 主要用prim庫(kù)和mf庫(kù) 雙擊prim庫(kù) 移動(dòng)滾動(dòng)條 選擇nand2元件 2輸入與非門(mén) 單擊OK 與非門(mén)符號(hào)便出現(xiàn)在繪圖區(qū) 參考圖 參考上述方法放置五個(gè)與非門(mén) 兩個(gè)輸入 元件名為INPUT 一個(gè)輸出 元件名為OUTPUT 參考圖 將鼠標(biāo)指向符號(hào)引腳 若光標(biāo)變?yōu)?可拖動(dòng)鼠標(biāo)聯(lián)線 依照 電路圖 正確聯(lián)接電路 3 聯(lián)接電路元件 查看繪圖工具 4 編譯電路保存設(shè)計(jì)后 選擇MAX plus 菜單的Compile子菜單 單擊START按鈕 如果沒(méi)有錯(cuò)誤 系統(tǒng)將彈出編譯成功消息框 波形文件是MAX plus 仿真的必須文件 其主要作用是定義各輸入信號(hào)及要觀察的輸出信號(hào) 5 設(shè)計(jì)波形文件 查看設(shè)計(jì)工具 選擇Node菜單的EnterNodeFromSNF子菜單 或單擊鼠標(biāo)右鍵選擇 將彈出對(duì)話框 單擊對(duì)話框右上的List按鈕 在左下文本框中選擇我們想要編輯或觀察的信號(hào) 選擇File菜單的new子菜單 在彈出的對(duì)話框中選擇文件類(lèi)型為WaveformEditorfile 單擊OK進(jìn)入波形文件編輯狀態(tài) 選擇File菜單的SaveAs子菜單 將新創(chuàng)建的未命名的波形文件取名為12 3 1 必須與圖形文件同名 單擊OK保存 選擇全部輸入 輸出 單擊OK 可查看參考界面圖 按右圖示波形設(shè)計(jì) 保存文件 選擇MAX plus 菜單的Simulator子菜單 將出現(xiàn)圖附錄1 6示的界面 單擊START按鈕 如果沒(méi)有錯(cuò)誤 系統(tǒng)將彈出仿真成功消息框 確定消息框內(nèi)容后 單擊Open SCF按鈕 可觀察仿真波形 可查看參考界面圖 由仿真圖知 仿真電路邏輯功能為同或門(mén) 四 組合邏輯電路的設(shè)計(jì)1 組合電路設(shè)計(jì)的含義組合電路的 設(shè)計(jì) 或稱(chēng) 綜合 與組合電路的分析方法相反 它是根據(jù)要完成的邏輯功能 畫(huà)出實(shí)現(xiàn)該功能的最簡(jiǎn)邏輯電路 最簡(jiǎn)的含義器件數(shù)最少 器件種類(lèi)最少 連線最少 2 設(shè)計(jì)實(shí)例試用與非門(mén)設(shè)計(jì)一個(gè) 三變量不一致 的判別電路 1 列出所要設(shè)計(jì)電路的真值表電路的輸入 A B C電路的輸出 Y Y 0表示一致 Y 1表示不一致 可列出真值表如上 2 由真值表寫(xiě)出最簡(jiǎn)邏輯函數(shù)表達(dá)式作出卡諾圖如上 最簡(jiǎn)邏輯函數(shù)表達(dá)式為 3 選定電路實(shí)現(xiàn)方案 用小規(guī)模集成電路 本例用與非門(mén)實(shí)現(xiàn)需將最簡(jiǎn)的 與 或 形式變換為與非 與非 形式 為此 可利用摩根定理及代入規(guī)則求得變換式 4 畫(huà)出電路圖 5 可進(jìn)一步簡(jiǎn)化電路 為此 可對(duì)最簡(jiǎn)式尋找有用的添加項(xiàng) 提取公共因子 在本例中 可變換為 參考P305 例9 3 2 2 五 本課重點(diǎn)與難點(diǎn)重點(diǎn) 利用EDA軟件分析組合邏輯電路難點(diǎn) 最簡(jiǎn)電路實(shí)現(xiàn)處理六 課外實(shí)驗(yàn) 對(duì)于趕興趣的同學(xué) 利用MAX plus 仿真分析教材電路 第7章第6課 在本次課中 將介紹編碼器 譯碼器的原理及其應(yīng)用 相關(guān)知識(shí)點(diǎn)與學(xué)習(xí)目標(biāo) 本課涉及 譯碼器 編碼器等常用中規(guī)模組合邏輯電路芯片的邏輯功能及其特點(diǎn) 知識(shí)點(diǎn) 通過(guò)本課學(xué)習(xí) 應(yīng)掌握譯碼器 編碼器等常用中規(guī)模組合邏輯電路芯片的邏輯功能及其特點(diǎn) 二 編碼器的基本原理 編碼器有普通編碼器和優(yōu)先編碼器兩類(lèi) 1 編碼器的含義在數(shù)字電路中 為了區(qū)分一系列不同的事物 將其中的每個(gè)事物用一系列邏輯 0 和邏輯 1 按一定規(guī)律編排起來(lái) 組成不同的代碼來(lái)表示 這就是編碼的含意 完成編碼功能的電路統(tǒng)稱(chēng)為編碼器 每類(lèi)中 又有二進(jìn)制編碼器和二 十進(jìn)制編碼器 二進(jìn)制編碼器用n位二進(jìn)制代碼對(duì)N 2n個(gè)信號(hào)進(jìn)行編碼的電路 二 十進(jìn)制編碼器能將十個(gè)輸入編成相應(yīng)的BCD代碼 2 普通二進(jìn)制編碼器右圖為一個(gè)普通二進(jìn)制編碼器的實(shí)例 由圖可寫(xiě)出其輸出Y2 I4 I5 I6 I7Y1 I2 I3 I6 I7Y0 I1 I3 I5 I7將電路輸入到MAX plus 中編譯并防真 可得波形如上 如果我們規(guī)定 在任一時(shí)刻只能有一路輸入端有信號(hào)到來(lái) 其余輸入端均無(wú)信號(hào)到達(dá) 有信號(hào)用 1 表示 無(wú)信號(hào)用 0 表示 則前面所示的邏輯電路可完成八路輸入信號(hào)的編碼 全0為I0輸入有效 I0 I1 I2 I3 I4 I5 I6 I7八路輸入信號(hào)編碼分別為000 001 010 011 100 101 110 111 它用3位二進(jìn)制代碼對(duì)8個(gè)輸入信號(hào)進(jìn)行編碼 所以前面所示的邏輯電路為3位二進(jìn)制普通編碼器 又稱(chēng)為8線 3線編碼器 細(xì)心的讀者觀察電路的仿真波形圖時(shí)可能注意到 波形的九個(gè)單元輸入信號(hào)I5 I6同時(shí)有效 輸出為全1 編碼器的輸出發(fā)生混亂 這是因?yàn)槠胀ň幋a器不允許兩個(gè)及以上的輸入信號(hào)同時(shí)有效的緣故 可在實(shí)際應(yīng)用中 往往有二個(gè)輸入端或者二個(gè)以上的輸入端有信號(hào)同時(shí)到達(dá)編碼器 因此 普通編碼器缺乏實(shí)用性 解決的方法是采用優(yōu)先編碼 3 優(yōu)先編碼器所謂優(yōu)先編碼 就是將所有的輸入信號(hào)按優(yōu)先順序進(jìn)行排隊(duì) 當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí) 只對(duì)其中優(yōu)先級(jí)別最高的一個(gè)進(jìn)行編碼 實(shí)現(xiàn)優(yōu)先編碼的電路稱(chēng)為優(yōu)先編碼器 可通過(guò)常用集成芯片二 十進(jìn)制優(yōu)先編碼器74LS147的邏輯圖來(lái)理解 學(xué)習(xí)優(yōu)先編碼的電路實(shí)現(xiàn)解釋 將圖輸入到MAX plus 中編譯并防真 可得波形如下圖 74LS147為二 十進(jìn)制8421BCD優(yōu)先編碼器 輸出為十進(jìn)制數(shù)碼對(duì)應(yīng)8421BCD碼的反碼 如數(shù)碼 0 的8421BCD碼為 0000 74LS147編碼輸出為反碼為 DCBA 1111 可由左圖總結(jié)出74147的功能表 緊靠四邊形的小圓圈表示 低電平為有效信號(hào) 四邊形內(nèi)部標(biāo)注為引腳功能說(shuō)明 四邊形外部標(biāo)準(zhǔn)為引腳編號(hào) 如右上表示芯片第16腳為電源 74LS147為常用芯片 其引腳功能圖如右圖 實(shí)際芯片引腳編號(hào)方法如右圖 4 二進(jìn)制優(yōu)先編碼器二進(jìn)制優(yōu)先編碼器與二 十進(jìn)制優(yōu)先編碼器在原理上并無(wú)本質(zhì)區(qū)別 但考慮二進(jìn)制優(yōu)先編碼器的擴(kuò)展 增加了相應(yīng)的控制及擴(kuò)展控制位 可通過(guò)74LS148來(lái)理解 可通過(guò)一個(gè)例題 見(jiàn)下頁(yè) 來(lái)理解 三譯碼器1 譯碼器的功能譯碼是編碼的逆過(guò)程 即將每個(gè)二進(jìn)制代碼賦予的含義翻譯出來(lái) 給出相應(yīng)的輸出信號(hào) 實(shí)現(xiàn)譯碼操作的電路稱(chēng)為譯碼器 或者說(shuō) 譯碼器是可以將輸入二進(jìn)制代碼的狀態(tài)翻譯成輸出信號(hào) 以表示原來(lái)含義的電路 譯碼器分為二進(jìn)制譯碼器 二 十進(jìn)制譯碼器和數(shù)字顯示譯碼器 2 二進(jìn)制譯碼器二進(jìn)制譯碼器又稱(chēng)為變量譯碼器 下面我們以2線 4線譯碼器為例分析其原理 如果規(guī)定 0 為有效輸出 則譯碼器輸出端哪一條有輸出信號(hào) 取決于所給出的地址信號(hào) 2線 4線譯碼器的真值表如圖 3 集成二進(jìn)制譯碼器二進(jìn)制譯碼器是常用組合邏輯芯片 應(yīng)用十分廣泛 相應(yīng)的集成譯碼器產(chǎn)品也較多 按照輸入 輸出線的多少有二 四譯碼器 三 八譯碼器 四 十六譯碼器等 可通過(guò)74LS138來(lái)理解 例2試將74LS138接成4線 16線譯碼器設(shè)計(jì)結(jié)果如上 詳細(xì)解答 四 本課重點(diǎn)與難點(diǎn)重點(diǎn) 編碼器 譯碼器的原理 74138的功能及應(yīng)用難點(diǎn) 中規(guī)模器件仿真設(shè)計(jì)與分析五 課外實(shí)驗(yàn) 感興趣的同學(xué) 利用MAX plus 仿真分析教材電路六 思考題1 請(qǐng)用一個(gè)門(mén)電路及一片74138實(shí)現(xiàn)一個(gè) 三變量不一致 的判別電路 第7章第7課 在本次課中 將介紹74LS138的應(yīng)用 全加器 顯示譯碼的原理 數(shù)據(jù)選擇器的含義及其應(yīng)用 相關(guān)知識(shí)點(diǎn)與學(xué)習(xí)目標(biāo) 本課涉及 顯示譯碼器 全加器 數(shù)據(jù)選擇器等常用中規(guī)模組合邏輯電路芯片的邏輯功能及其特點(diǎn) 利用中規(guī)模器件實(shí)現(xiàn)組合邏輯電路 等知識(shí)點(diǎn) 通過(guò)本課學(xué)習(xí) 應(yīng)重點(diǎn)掌握顯示譯碼器的特點(diǎn) 利用中規(guī)模器件實(shí)現(xiàn)組合邏輯電路的一般過(guò)程及其應(yīng)用方法 一 上一課回顧 1 編碼器普通編碼器 二 十進(jìn)制優(yōu)先編碼器74LS147 它將十個(gè)輸入按照I9 I0順序優(yōu)先編碼其編碼特點(diǎn)是 低電平輸入有效 輸出為反碼 普通二進(jìn)制優(yōu)先編碼器三位二進(jìn)制優(yōu)先編碼器 74148 增加了控制管腳 2 譯碼器重點(diǎn)介紹了三 八譯碼器 同學(xué)應(yīng)牢記74LS138的控制邏輯及輸出函數(shù) 例1試用3線 8線譯碼器74LS138設(shè)計(jì)能實(shí)現(xiàn)下列多輸出函數(shù)的組合電路 輸出的邏輯函數(shù)為 計(jì)算機(jī)仿真 解答 先將輸出函數(shù)變換標(biāo)準(zhǔn)形式 二 數(shù)碼管 用磷砷化鎵作成的PN結(jié) 當(dāng)外加正向電壓時(shí) 可以將電能轉(zhuǎn)換成光能 從而發(fā)出清晰悅目的光線 分段式封裝成數(shù)碼管 其管腳排列如下圖 數(shù)碼管是顯示數(shù)碼的常見(jiàn)器件 它是用某些特殊的半導(dǎo)體材料分段式封裝而成 中間兩個(gè)引腳為八個(gè)LED的公共端 由于二極管具有單向?qū)щ娦?因此 數(shù)碼管具有共陰 共陽(yáng)兩種類(lèi)型 各個(gè)二極管的陽(yáng)極相互連接組成公共端 為共陽(yáng)數(shù)碼管 各個(gè)二極管的陰極相互連接組成公共端 為共陰數(shù)碼管 三 七段顯示譯碼器 七段顯示譯碼驅(qū)動(dòng)芯片種類(lèi)較多 驅(qū)動(dòng)共陽(yáng)數(shù)碼管的譯碼芯片有74LS47 74LS247等 驅(qū)動(dòng)共陰數(shù)碼管的譯碼芯片有74LS48 74LS248 可通過(guò)74LS48來(lái)理解 七段顯示譯碼器的功能是將8421BCD代碼譯成對(duì)應(yīng)的數(shù)碼管的七個(gè)字段信號(hào) 驅(qū)動(dòng)數(shù)碼管 顯示出相應(yīng)的十進(jìn)制數(shù)碼 74LS48的真值表如上 其典型聯(lián)接如右圖 解釋 顯然 七段顯示譯碼器每個(gè)輸入代碼對(duì)應(yīng)的輸出不是某一根輸出線上的高 低電平 而是另一個(gè)7位的代碼了 所以 嚴(yán)格地講 把這種電路叫代碼變換器更確切些 但習(xí)慣上都把它叫做顯示譯碼器由于74LS48等芯片無(wú)記憶功能 所以當(dāng)外部輸入消失后數(shù)碼管將不再顯示過(guò)去的數(shù)據(jù) 為此 在實(shí)際顯示系統(tǒng)中必須以某種方式使數(shù)碼管一直顯示我們需要的數(shù)據(jù) 解決的方法之一是