浙江工業(yè)大學(xué) 計(jì)算機(jī)組成 考試要點(diǎn).doc

計(jì)算機(jī)組成原理復(fù)習(xí)大綱1. 計(jì)算機(jī)的硬件組成包含五大功能部件：存儲(chǔ)器，運(yùn)算器，控制器，輸入設(shè)備，輸出設(shè)備2. 定點(diǎn)數(shù)和浮點(diǎn)數(shù)的表示3. 數(shù)的原碼、反碼、補(bǔ)碼表示。正數(shù)相同，負(fù)數(shù)取反加14. 定點(diǎn)加減運(yùn)算、溢出檢測(cè)方法 1. 雙符號(hào)位2. 單符號(hào)位5. 邏輯運(yùn)算 邏輯非，加，乘，異：例題： 某加法器進(jìn)位鏈小組信號(hào)為C4C3C2C1，低位來(lái)的進(jìn)位信號(hào)為C0，請(qǐng)分別按下述兩種方式寫(xiě)出C4C3C2C1的邏輯表達(dá)式： 串行進(jìn)位方式 并行進(jìn)位方式解 ： （1）串行進(jìn)位方式：C1 = G1 + P1 C0 其中： G1 = A1 B1 ，P1 = A1B1C2 = G2 + P2 C1 G2 = A2 B2 ，P2 = A2B2 C3 = G3 + P3 C2 G3 = A3 B3 , P3 = A3B3C4 = G4 + P4 C3 G4 = A4 B4 , P4 = A4B4 (2) 并行進(jìn)位方式：C1 = G1 + P1 C0 C2 = G2 + P2 G1 + P2 P1 C0C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C0C4 = G4 + P4 G3 + P4 P3 G2 + P4P3 P2 G1 + P4 P3 P2 P1 C0其中 G1G4 ，P1P4 表達(dá)式與串行進(jìn)位方式相同。6. 浮點(diǎn)加減運(yùn)算，浮點(diǎn)數(shù)的溢出判別0操作數(shù)檢查，對(duì)階（小階對(duì)大階），尾數(shù)進(jìn)行加減運(yùn)算，結(jié)果規(guī)格化并舍入處理舍入（直接刪除），尾數(shù)溢出（尾數(shù)右移，階碼加1，最低位從最右端移除）7. 存儲(chǔ)器容量的擴(kuò)展：字?jǐn)U展和位擴(kuò)展。1. 計(jì)算需求（需多少片）2. 各芯片（組）的地址分配 *3. 畫(huà)出各片（組）的地址、數(shù)據(jù)、片選、R/W信號(hào)線連接8. 隨機(jī)存儲(chǔ)器分為2種，其中哪一種需要?jiǎng)討B(tài)刷新？靜態(tài)讀寫(xiě)存儲(chǔ)器（SRAM） 快，容量小動(dòng)態(tài)讀寫(xiě)存儲(chǔ)器（DRAM） 容量大，電容式（須刷新）集中式刷新（每個(gè)刷新周期都被刷新，周期間后半時(shí)間用于刷新，死區(qū)，無(wú)法讀/寫(xiě)。），分散式刷新（刷新在每一次讀寫(xiě)周期中，可能造成重復(fù)刷新），異步刷新（固定幾次刷新）9. 主存的技術(shù)指標(biāo)存儲(chǔ)容量，存取時(shí)間，存儲(chǔ)周期，存儲(chǔ)器帶寬10. 主存儲(chǔ)器和CPU之間增加高速緩沖存儲(chǔ)器的主要目的是什么？為了解決cpu和主存直接速度不匹配 （工作原理:基于程序和數(shù)據(jù)訪問(wèn)的局部性cpu/cache間：字為單位 cache/主存:塊為單位命中率h，訪問(wèn)效率e=tc/ta，平均訪問(wèn)時(shí)間：ta） 11. Cache與主存間的地址映像方式有3種：全相聯(lián)映射（主存的每一塊都能復(fù)制到cache的任何一塊）、直接（一個(gè)主存塊智能復(fù)制到cache的一個(gè)特殊行上）、組相聯(lián)12. 在物理構(gòu)成上，存儲(chǔ)器系統(tǒng)通常分為3層：高速緩存-主存-輔存13. 一條指令由哪幾部分構(gòu)成？（指令格式）操作碼字段（OP）+地址碼字段（A）14. 指令的尋址和操作數(shù)的尋址方式主要有哪些？指令尋址：順序?qū)ぶ泛吞S尋址操作數(shù)尋址：隱含尋址，立即尋址，直接尋址，間接尋址，寄存器尋址，寄存器間接尋址，偏移尋址（相對(duì)尋址，基址尋址，變址尋址），段尋址方式，堆棧尋址。15. 確定不同尋址方式下的有效地址。P11416. 中央處理器CPU的基本組成。運(yùn)算器+cache+控制器17. CPU中的主要寄存器有哪些？作用？P128數(shù)據(jù)緩沖寄存器（DR）：暫存ALU運(yùn)算結(jié)果指令寄存器（IR）：保存當(dāng)前正在執(zhí)行的一條指令程序計(jì)數(shù)器（PC）：用來(lái)存放正在執(zhí)行的指令的地址，或下一條指令的地址數(shù)據(jù)地址寄存器（AR）：保存當(dāng)前cpu所訪問(wèn)的數(shù)據(jù)cache存儲(chǔ)器單元地址通用寄存器（R0R3）：為ALU提供工作區(qū)狀態(tài)字寄存器（PSW）：保存算數(shù)指令和邏輯指令運(yùn)算或測(cè)試結(jié)果建立的各種條件代碼18. CPU中用來(lái)存放現(xiàn)行指令的是什么寄存器？指令寄存器（IR）19. 控制器可分為兩種：微程序控制器和組合邏輯控制器。P145微程序控制器：基本思想：仿照解題的方法，把操作控制信號(hào)編制成微指令，存放到控制存儲(chǔ)器里，運(yùn)行時(shí)，從控存中取出微指令，產(chǎn)生指令運(yùn)行所需的操作控制信號(hào)。從上述可以看出，微程序設(shè)計(jì)技術(shù)是用軟件方法來(lái)設(shè)計(jì)硬件的技術(shù)。簡(jiǎn)版：將微操作序列代碼化，存放于控制存儲(chǔ)器中執(zhí)行指令時(shí)，依次讀取微指令，產(chǎn)生控制信號(hào)硬連線控制器的基本思想是：某一微操作控制信號(hào)是指令操作碼譯碼輸出、時(shí)序信號(hào)和狀態(tài)條件信號(hào)的邏輯函數(shù)，即用布爾代數(shù)寫(xiě)出邏輯表達(dá)式，然后用門(mén)電路、觸發(fā)器等器件實(shí)現(xiàn)20. 微程序控制器的組成原理框圖。P14721. 什么是微指令？說(shuō)明機(jī)器指令與微指令的區(qū)別。指令，即指機(jī)器指令，是計(jì)算機(jī)執(zhí)行某種操作的命令。每一條指令可以完成一個(gè)獨(dú)立的算術(shù)運(yùn)算或邏輯運(yùn)算操作?？刂撇考ㄟ^(guò)控制線向執(zhí)行部件發(fā)出各種控制命令，通常把這種控制命令叫做微命令，而一組實(shí)現(xiàn)一定操作功能的微命令的組合，構(gòu)成一條微指令。許多條微指令組成的序列構(gòu)成了微程序，微程序則完成對(duì)指令的解釋執(zhí)行。微指令：把在同一CPU周期內(nèi)并行執(zhí)行的微操作控制信息，存儲(chǔ)在控制存儲(chǔ)器里，稱(chēng)為一條微指令（它是若干微命令的組合，存放在一個(gè)控制存儲(chǔ)器單元中。一條微指令通常至少包含兩大部分信息：操作控制字段，又稱(chēng)微操作碼字段，用以產(chǎn)生某一步操作所需的各個(gè)微操作控制信號(hào)。順序控制字段，又稱(chēng)微地址碼字段，用以控制產(chǎn)生下一條要執(zhí)行的微指令地址。）微周期：讀取一條微指令并執(zhí)行所需的時(shí)間微命令：控制部件向執(zhí)行部件發(fā)出的各種控制命令叫作微命令，它是構(gòu)成控制序列的最小單位。微操作：微命令的操作過(guò)程，由微命令控制實(shí)現(xiàn)的最基本操作22. 什么是處理機(jī)字長(zhǎng)？（機(jī)器字長(zhǎng)是指計(jì)算機(jī)能直接處理的二進(jìn)制數(shù)據(jù)的位數(shù)，決定了計(jì)算機(jī)的運(yùn)算精度。通常與主存單元的位數(shù)一致）處理機(jī)運(yùn)算器中一次能夠完成二進(jìn)制運(yùn)算的位數(shù)。23. 雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路。P14024. 流水CPU、并行處理技術(shù)，流水線中的主要問(wèn)題流水方式CPU：指令部件、指令隊(duì)列、執(zhí)行部件指令流水線指令隊(duì)列：FIFO執(zhí)行部件：可以有多個(gè)采用流水線方式構(gòu)成的算術(shù)邏輯部件構(gòu)成，可以將定點(diǎn)運(yùn)算部件和浮點(diǎn)運(yùn)算部件分開(kāi)。并行處理技術(shù)（廣義含義）：只要在同一時(shí)刻（同時(shí)性）或在同一時(shí)間間隔內(nèi)（并發(fā)性）完成兩種或兩種以上性質(zhì)相同或不同的工作，他們?cè)跁r(shí)間上相互重疊，都體現(xiàn)了并行性三種形式1、時(shí)間并行（重疊）：讓多個(gè)處理過(guò)程在時(shí)間上相互錯(cuò)開(kāi)，輪流使用同一套硬件設(shè)備的各個(gè)部件，以加快硬件周轉(zhuǎn)而贏得速度，實(shí)現(xiàn)方式就是采用流水處理部件2、空間并行（資源重復(fù)）：以數(shù)量取勝，它能真正的體現(xiàn)同時(shí)性，LSI和VLSI為其提供了技術(shù)保證。3、時(shí)間+空間并行，Pentium中采用了超標(biāo)量流水線技術(shù)。流水線中的主要問(wèn)題：l 資源相關(guān)：多條指令進(jìn)入流水線后在同一時(shí)鐘周期內(nèi)爭(zhēng)用同一功能部件。l 解決辦法：后邊指令拖一拍再推進(jìn)；增設(shè)一個(gè)功能部件l 數(shù)據(jù)相關(guān)RAW(Read After Write)后面指令用到前面指令所寫(xiě)的數(shù)據(jù)WAW(Write After Write)兩條指令寫(xiě)同一個(gè)單元在簡(jiǎn)單流水線中沒(méi)有此類(lèi)相關(guān)，因?yàn)椴粫?huì)亂序執(zhí)行WAR(Write After Read)后面指令覆蓋前面指令所讀的單元在簡(jiǎn)單流水線中沒(méi)有此類(lèi)相關(guān)l 解決辦法：可以推后后繼指令對(duì)相關(guān)單元的讀操作設(shè)置相關(guān)的直接通路（Forwarding）l 控制相關(guān)l 引起原因：轉(zhuǎn)移指令l 解決辦法：延遲轉(zhuǎn)移法，轉(zhuǎn)移預(yù)測(cè)法25. 總線的特性、單總線結(jié)構(gòu)、多總線結(jié)構(gòu)總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。總線的特性可分為：物理特性、功能特性、電氣特性、時(shí)間特性。l 物理特性：總線的物理連接方式（根數(shù)、插頭、插座形狀，引腳排列方式）l 功能特性：每根線的功能（數(shù)據(jù)線、地址線、控制線）l 電氣特性：每根線上信號(hào)的傳遞方向及有效電平范圍。l 時(shí)間特性：規(guī)定了每根總線在什么時(shí)間有效。單總線：使用一條單一的系統(tǒng)總線來(lái)連接CPU、內(nèi)存和I/O設(shè)備。多總線：在CPU、主存、I/O之間互聯(lián)采用多條總線 26. 總線的信息傳送方式串行傳送：a) 使用一條傳輸線b) 主要優(yōu)點(diǎn)是成本比較低廉c) 缺點(diǎn)就是速度慢并行傳送：d) 每一數(shù)據(jù)位需要一條傳輸線分時(shí)傳送：e) 總線復(fù)用（某傳輸線上既傳地址信息，又傳數(shù)據(jù)信息）或是共享總線的部件分時(shí)使用總線27. 總線的仲裁方式集中式仲裁:仲裁方式必有一個(gè)中央仲裁器，它受理所有功能模塊的總線請(qǐng)求，按優(yōu)先原則或公平原則。分布式仲裁:分布式仲裁不需要中央仲裁器，每個(gè)功能模塊都有自己的仲裁號(hào)和仲裁器。集中式仲裁：每個(gè)功能模塊有兩條線連到總線控制器請(qǐng)求信號(hào)線BR授權(quán)信號(hào)線BGBS表示總線使用情況：1為使用中，0為空閑l 集中式仲裁有三種：1、 鏈?zhǔn)讲樵?xún)方式2、計(jì)數(shù)器定時(shí)查詢(xún)方式3、獨(dú)立請(qǐng)求方式鏈?zhǔn)讲樵?xún)方式：BG串連l 離中央仲裁器最近的設(shè)備具有最高優(yōu)先權(quán)，離總線控制器越遠(yuǎn)，優(yōu)先權(quán)越低。l 優(yōu)點(diǎn)：只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線控制，并且這種鏈?zhǔn)浇Y(jié)構(gòu)很容易擴(kuò)充設(shè)備。l 缺點(diǎn)：是對(duì)詢(xún)問(wèn)鏈的電路故障很敏感，優(yōu)先級(jí)固定。計(jì)數(shù)器定時(shí)查詢(xún)方式：l 通過(guò)BR線發(fā)出總線請(qǐng)求；l BS線為0時(shí)，計(jì)數(shù)器開(kāi)始計(jì)數(shù)，計(jì)數(shù)值通過(guò)一組地址線發(fā)向各設(shè)備；l 當(dāng)計(jì)數(shù)值與請(qǐng)求總線的設(shè)備地址一致時(shí)，BS置1，獲得總線使用權(quán)；l 每次計(jì)數(shù)可以從“0”開(kāi)始，也可以從中止點(diǎn)開(kāi)發(fā)始。計(jì)數(shù)器的初值可用程序來(lái)設(shè)置，以方便地改變優(yōu)先次序。在獨(dú)立請(qǐng)求方式中：每個(gè)設(shè)備均有一對(duì)總線請(qǐng)求線BRi和總線授權(quán)線BGi。l 總線仲裁器中有一個(gè)排隊(duì)電路，它根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，發(fā)出授權(quán)信號(hào)BGi。l 獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)是響應(yīng)時(shí)間快，對(duì)優(yōu)先次序的控制相當(dāng)靈活。因此當(dāng)代總線標(biāo)準(zhǔn)普遍采用該方式。分布式仲裁：不需要中央仲裁器，而是多個(gè)仲裁器競(jìng)爭(zhēng)使用總線。l 當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。l 如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。l 最后，獲勝者的仲裁號(hào)保留在仲裁總線上。顯然，分布式仲裁是以?xún)?yōu)先級(jí)仲裁策略為基礎(chǔ)。28. 什么是總線的定時(shí)？同步定時(shí)和異步定時(shí)總線定時(shí)l 總線的信息傳送過(guò)程：請(qǐng)求總線、總線仲裁、尋址、信息傳送、狀態(tài)返回。 l 總線定時(shí)：是指事件出現(xiàn)在總線上的時(shí)序關(guān)系。 l 同步定時(shí)：l 異步定時(shí)：總線定時(shí)是總線系統(tǒng)的又一核心問(wèn)題之一。為了同步主方、從方的操作，必須制訂定時(shí)協(xié)議，通常采用同步定時(shí)與異步定時(shí)兩種方式l 在同步定時(shí)協(xié)議中，事件出現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘信號(hào)來(lái)確定，總線周期的長(zhǎng)度是固定的。l 在異步定時(shí)協(xié)議中，后一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件的出現(xiàn)，即建立在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上，不需要統(tǒng)一的公共時(shí)鐘信號(hào)。l 在異步定時(shí)中，總線周期的長(zhǎng)度是可變的。當(dāng)代的總線標(biāo)準(zhǔn)大都能支持以下數(shù)據(jù)傳送模式：讀/寫(xiě)操作；塊傳送操作；寫(xiě)后讀、讀修改寫(xiě)操作；廣播、廣集操作。29. 單總線、多總線結(jié)構(gòu)的性能特點(diǎn)？單總線結(jié)構(gòu)特點(diǎn)：被限定在一個(gè)被所有設(shè)備所能承受的通用時(shí)鐘頻率（Clock Frequency）上面，系統(tǒng)的整體性能不高。在單總線結(jié)構(gòu)中，要求連接到總線上的邏輯部件必須高速運(yùn)行，以便在某些設(shè)備需要使用總線時(shí)，能迅速獲得總線控制權(quán)；而當(dāng)不再使用總線時(shí)，能迅速放棄總線控制權(quán)。否則，由于一條總線由多種功能部件共用，可能導(dǎo)致很大的時(shí)間延遲。30. CPU與I/O之間數(shù)據(jù)傳輸?shù)目刂品绞接校?1、程序查詢(xún)方式 P239 2、程序中斷方式P242 （由軟件和硬件共同實(shí)現(xiàn)）3、直接內(nèi)存訪問(wèn)方式（DMA）P253 4、通道方式P261 由硬件實(shí)現(xiàn)31. I/O接口的主要功能：P192控制，緩沖，狀態(tài)，轉(zhuǎn)換，整理，程序中斷。 32. I/O地址編址方式有哪些？各有什么優(yōu)缺點(diǎn)？獨(dú)立編制方式：I/O與存儲(chǔ)器分別編址（存儲(chǔ)器和I/O端口在兩個(gè)獨(dú)立的地址空間中）(1)優(yōu)點(diǎn)：I/O端口的地址碼較短，譯碼電路簡(jiǎn)單，存儲(chǔ)器同I/O端口的操作指令不同，程序比較清晰；存儲(chǔ)器和I/O端口的控制結(jié)構(gòu)相互獨(dú)立，可以分別設(shè)計(jì)(2)缺點(diǎn)：需要有專(zhuān)用的I/O指令，程序設(shè)計(jì)的靈活性較差統(tǒng)一編制方式：I/O與存儲(chǔ)器一起編址（存儲(chǔ)器和I/O端口共用統(tǒng)一的地址空間，當(dāng)一個(gè)地址空間分配給I/O端口以后，存儲(chǔ)器就不能再占有這一部分的地址空間）(1)優(yōu)點(diǎn)：不需要專(zhuān)用的I/O指令，任何對(duì)存儲(chǔ)器數(shù)據(jù)進(jìn)行操作的指令都可用于I/O端口的數(shù)據(jù)操作，程序設(shè)計(jì)比較靈活；由于I/O端口的地址空間是內(nèi)存空間的一部分，這樣，I/O端口的地址空間可大可小，從而使外設(shè)的數(shù)量幾乎不受限制(2)缺點(diǎn)：I/O端口占用了內(nèi)存空間的一部分，影響了系統(tǒng)的內(nèi)存容量；訪問(wèn)I/O端口也要同訪問(wèn)內(nèi)存一樣，由于內(nèi)存地址較長(zhǎng)，導(dǎo)致執(zhí)行時(shí)間增加33. 什么是程序查詢(xún)方式、中斷方式和DMA方式？程序查詢(xún)方式是CPU管理I/O設(shè)備的最簡(jiǎn)單方式，CPU定期執(zhí)行設(shè)備服務(wù)程序，主動(dòng)來(lái)了解設(shè)備的工作狀態(tài)。這種方式浪費(fèi)CPU的寶貴資源。程序中斷方式是各類(lèi)計(jì)算機(jī)中廣泛使用的一種數(shù)據(jù)交換方式。當(dāng)某一外設(shè)的數(shù)據(jù)準(zhǔn)備就緒后，它“主動(dòng)”向CPU發(fā)出請(qǐng)求信號(hào)。CPU響應(yīng)中斷請(qǐng)求后，暫停運(yùn)行主程序，自動(dòng)轉(zhuǎn)移到該設(shè)備的中斷服務(wù)子程序，為該設(shè)備進(jìn)行服務(wù)，結(jié)束時(shí)返回主程序。中斷處理過(guò)程可以嵌套進(jìn)行，優(yōu)先級(jí)高的設(shè)備可以中斷優(yōu)先級(jí)低的中斷服務(wù)程序。DMA,全稱(chēng)為存儲(chǔ)器直接讀取，它是一種機(jī)制，用以實(shí)現(xiàn)I/O設(shè)別與進(jìn)程之間的數(shù)據(jù)異步傳輸。（描述性回答，重點(diǎn)在于異步傳輸）DMA基本思想是：通過(guò)硬件控制實(shí)現(xiàn)主存與IO設(shè)備間的直接數(shù)據(jù)傳送，在傳送過(guò)程中無(wú)需CPU的干預(yù)。數(shù)據(jù)傳送是在DMA控制器控制下進(jìn)行的。優(yōu)點(diǎn)：速度快。有利于發(fā)揮CPU的效率。DMA方式采用以下三種方法：停止CPU訪內(nèi)；周期挪用（適用于I/O設(shè)備的額讀寫(xiě)周期大于內(nèi)存的存取周期）需要外設(shè)申請(qǐng)總線，所以前面的那句話；DMA與CPU交替訪內(nèi)。DMA控制器按其組成結(jié)構(gòu)，分為選擇型和多路型兩類(lèi)。（適用于CPU的工作周期大于內(nèi)存的工作周期，這時(shí)候總顯得適用全是分時(shí)適用的，有分時(shí)控制?。?4. 中斷的過(guò)程。P24235. 什么是中斷向量?中斷向量： l 當(dāng)CPU響應(yīng)中斷時(shí)，由硬件直接產(chǎn)生一個(gè)固定的地址(即向量地址) l 由向量地址指出每個(gè)中斷源設(shè)備的中斷服務(wù)程序入口，這種方法通常