存儲器擴展與設計.ppt

存儲器系統(tǒng)的設計 所要考慮的問題CPU總線的負載能力CPU的時序和存儲器存取速度之間的配合存儲芯片的選取及數(shù)目片內尋址和片間尋址地址線的分配譯碼電路的選取 有線性譯碼 全譯碼和部分譯碼方式 數(shù)據(jù)線 控制線的連接舉例說明 舉例 1 線性選擇方式 RAM芯片Intel6264容量為8K 8位 用2片SRAM芯片6264 組成16K 8位的存儲器系統(tǒng) 地址選擇的方式是將地址總線低13位 A12 A0 并行的與存儲器芯片的地址線相連 而CS端與高地址線相連 要求 寫出解題步驟和畫出系統(tǒng)的電路圖 解題步驟 進行片內尋址和片間尋址地址線如何分配 用于片間尋址時 地址線如何譯碼形成片選信號 線形譯碼方式需要的控制信號的類型及如何與存儲器系統(tǒng)中的芯片相連 畫出邏輯電路圖寫出各存儲器芯片的地址范圍 A13 A12 A0 A12 A0 D7 D0 D7 D0 舉例 2 全譯碼選作方式 假設一個微機系統(tǒng)的RAM容量為4KB 采用1K 8的RAM芯片 安排在64K空間的最低4K位置 A9 A0作為片內尋址 A15 A10譯碼后作為芯片尋址要求 寫出解題步驟和畫出系統(tǒng)的電路圖 解題步驟 存儲器芯片數(shù)目的確定進行片內尋址和片間尋址地址線如何分配 用于片間尋址時 地址線如何譯碼 全譯碼方式需要的控制信號的類型及如何與存儲器系統(tǒng)中的芯片相連 畫出邏輯電路圖寫出各存儲器芯片的地址范圍 舉例 3 部分譯碼選擇方式 用2K 8的RAM芯片6116和74LS138芯片設計一個8K 8的存儲器系統(tǒng) 使其存儲器空間在24000H 25FFFH 解題步驟 74LS138芯片介紹存儲器芯片數(shù)目的確定進行片內尋址和片間尋址地址線如何分配 用于片間尋址時 地址線如何譯碼形成片選信號 部分譯碼方式需要的控制信號的類型及如何與存儲器系統(tǒng)中的芯片相連 畫出邏輯電路圖寫出各存儲器芯片的地址范圍 74LS138芯片介紹 存儲器芯片數(shù)目的確定 存儲器系統(tǒng)的總容量為8K 8 即8K字節(jié)每片RAM芯片的容量為2K 8 即2K字節(jié)所以 需要芯片總數(shù)為 進行片內尋址和片間尋址地址線的分配 由于6116芯片有2K個存儲單元 所以需要 根地址線 才能選擇其中某一個存儲單元選擇8086地址總線A0 A19中的低 地址線進行片內尋址選擇8086地址總線A0 A19中的高 地址線進行片間尋址 11 A0 A10 A11 A19 片間尋址地址線的譯碼 1 RAM芯片的片選端 2 RAM芯片的片選端 3 RAM芯片的片選端 4 RAM芯片的片選端 采用部分譯碼方式 每個存儲器芯片的地址空間 A19A18A17 000時 1 04000H 047FFH 2 04800H 04FFFH 3 05000H 05700H 4 05800H 05FFFHA19A18A17 001時 1 24000H 247FFH 2 24800H 24FFFH 3 25000H 25700H 4 25800H 25FFFH芯片地址有重疊 舉例 4 要求用4K 8的EPROM芯片2732 8K 8的RAM芯片6264 譯碼器74LS138構成8K字ROM和8K字RAM的存儲器系統(tǒng) 要求 寫出解題步驟和畫出系統(tǒng)的電路圖 解題步驟 存儲器芯片數(shù)目的確定進行片內尋址和片間尋址地址線如何分配 用于片間尋址時 地址線如何譯碼 偶地址和奇地址存儲體的選擇需要的控制信號的類型及如何與存儲器系統(tǒng)中的芯片相連 畫出邏輯電路圖寫出各存儲器芯片的地址范圍 芯片數(shù)目及片內尋址 對ROM芯片2732 4K 8 8K字用 片組成 片內用 根地址線 對RAM芯片6264 8K 8 8K字用 片組成 片內用 根地址線 A0用來作為奇偶存儲體的選擇信號 不參與片內尋址 4 12 A1 A12 A1 A13 2 13 片間尋址地址線的分配 74LS138的輸入端C B A分別連接地址線A16 A14 控制端G1 G2A G2B分別連接M IO和A17 A1874LS138譯碼器輸出Y0 Y1完成ROM和RAM芯片的選擇由于ROM和RAM芯片容量不同 ROM為4K 8 需要12根地址線 RAM為8K 8 需要13根地址線 因此A13和Y0輸出進行二次譯碼 來選擇兩組ROM芯片 這樣可以保證存儲器地址的連續(xù) 偶地址和奇地址存儲體的選擇 A0和BHE分別選擇偶地址和奇地址存儲體 若A0 0選中偶地址存儲體 即連接到數(shù)據(jù)總線的低8位 若BHE 0選中奇地址存儲體 即連接到數(shù)據(jù)總線的高8位 若A0和BHE均為0 兩個存儲體全選中 讀 寫一個字 字 字節(jié)讀寫邏輯 奇地址字的讀取 RAM存儲器低8位和高8位的選擇 對于第一個RAM芯片6264 由于它有兩個片選端CE1和CE2 因此CE1連到74LS138的Y1 CE2連到A0 作為偶地址存儲體 對于第二個RAM芯片6264 CE1直接連到74LS138的Y1 CE2連到BHE 作為奇地址存儲體 ROM存儲器低8位和高8位的選擇 74LS138與A13的譯碼輸出有兩個信號 分別選擇兩個ROM字存儲體 將A0和BHE再與這兩個信號進行二次譯碼 譯出四個信號 分別選擇兩個字存儲體中的低位字節(jié)和高位字節(jié) 二次譯碼電路圖 圖5 171 2732芯片 圖5 172 2732芯片 第229頁 CS1和CS3選擇的是偶地址存儲體CS2和CS4選擇的是奇地址存儲體 控制信號的連接 ROM芯片的OE信號連到RD信號 完成數(shù)據(jù)的讀出RAM芯片的OE信號連到RD信號 完成數(shù)據(jù)的讀出 WE信號連到WR信號 完成數(shù)據(jù)的寫入M IO為高電平選擇存儲器 已連到74LS138的G1端A0和BHE的連接已呈現(xiàn)于上面的二次譯碼圖 每個芯片的地址范圍 1 ROM00000H 01FFFH2 ROM02000H 03FFFH3 RAM04000H 07FFFH以上每個地址范圍又分成奇地址和偶地址兩部分 舉例 5 已知 ROM芯片2732 4K 8 RAM芯片4118 1K 8 3 8譯碼器74LS138 用這些芯片設計一個存儲器系統(tǒng) 使ROM的存儲空間為12K字節(jié) 地址范圍為0000H 2FFFH RAM的存儲空間為2K字節(jié) 地址范圍為60