實驗六 加法器、選擇器、數(shù)據(jù)分配器.doc_第1頁
實驗六 加法器、選擇器、數(shù)據(jù)分配器.doc_第2頁
實驗六 加法器、選擇器、數(shù)據(jù)分配器.doc_第3頁
實驗六 加法器、選擇器、數(shù)據(jù)分配器.doc_第4頁
實驗六 加法器、選擇器、數(shù)據(jù)分配器.doc_第5頁
已閱讀5頁,還剩2頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

實驗五 半加器、全加器及選擇器、分配器一、實驗目的1. 掌握半加器、全加器及數(shù)據(jù)選擇器、分配器工作原理2. 掌握數(shù)據(jù)選擇器、分配器擴展方法。3. 熟悉常用半加器、全加器及數(shù)據(jù)選擇器、分配器、的管腳排列和邏輯功能。4. 學會分析邏輯電路的邏輯方法。二、實驗器材1. 數(shù)字實驗箱 1臺2. 集成電路:74LS00、74LS86、74LS183、74LS151、74LS138、各1片三、預習要求1復習半加器、全加器,數(shù)據(jù)選擇器、數(shù)據(jù)分配器的工作原理和特點。2了解本實驗中所用集成電路的邏輯功能和使用方法。表4.1 半加器真值表ABSC00000110101011013準備好實驗記錄圖表。四、實驗原理和電路(一)加法器加法器電路分為半加器和全加器兩種。半加器在運算時不考慮前位的進位;全加器則考慮前位的進位。因此,全加器在電路的實現(xiàn)上也較復雜些。1半加器 圖4.1 半加器邏輯電路(b)用異或門和與非門組成(a)用與非門組成半加器的真值表見表4.1。 半加器的邏輯式:若只用用“與非門”來實現(xiàn),則為:注:式中的S 也可表為:,仍是與非表達式且更簡單。但以式組成的電路,在求和S電路中,同時生成進位信號 ,可節(jié)省單獨生成進位C的門。 所以實用中常使用式的邏輯電路。 半加器邏輯電路:從邏輯表達式可看出,半加器可由非門、與門 、與非門、或門、異或門等門電路組合而成。用與非門74LS00及異或門74LS86實現(xiàn)半加器邏輯功能的電路如圖4.1所示。圖4.2 由門電路組成的全加器邏輯電路2全加器 全加器的真值表見表4.2 。 全加器的邏輯式: 由門電路組成的全加器電路用上述兩個半加器可組成全加器,其邏輯電路如圖4.2所示。表4.2 全加器的真值表輸 入輸 出AiBiCiSiCi+10000111100110011010101010110100100010111集成全加器電路圖4.4單刀多位開關式多路選擇器圖4.3 集成雙全加器74LS183 引腳排列圖集成電路74LS183內部包含兩個相同的全加器電路。其管腳排列和邏輯功能表分別見圖4.3和表4.2所示。使用方法見圖4.9。(二)數(shù)據(jù)選擇器數(shù)據(jù)選擇器又叫多路開關,其基本功能相當于“單刀多位開關”,如圖4.4 所示。圖中D0D7是數(shù)據(jù)輸入端,Y是數(shù)據(jù)輸出端,A、B、C是地址代碼端,S是使能端(或稱選通端)。當使能端有效時,由C、B、A的取值組合選擇輸出端Y與哪一路輸入信號Di接通(圖中C、B、A取值組合為010,對應D2與Y接通)。當使能端無效時,輸出Y與“空”輸入端接通,輸出為恒定的低電平或高阻(與集成電路結構有關)。集成數(shù)據(jù)選擇器的功能與上述多位開關相同,也是從多路輸入的數(shù)字信號中任選一路輸出,有“四選一”、“八選一”、“十六選一”等多種類型。圖4.5 數(shù)據(jù)選擇器應用舉例變并行碼為串行碼數(shù)據(jù)選擇器的應用很廣,除了用于多路數(shù)據(jù)選擇之外,還可用于實現(xiàn)各種組合邏輯函數(shù)、將并行數(shù)據(jù)變成串行數(shù)據(jù)、組成數(shù)碼比較器等。例如在計算機數(shù)字控制裝置和數(shù)字通訊系統(tǒng)中,往往要求將并行形式的數(shù)據(jù)轉換成串行的形式,用數(shù)據(jù)選擇器就能很容易的完成這種轉換。只要將欲變換的并行碼送到數(shù)據(jù)選擇器的輸入端,再使組件的地址信號按一定的編碼(如二進制碼)順序依次變化,則在輸出端可獲得串行碼輸出,如圖4.5所示。 (三)數(shù)據(jù)分配器(a)數(shù)據(jù)分配器工作原理(b) 74LS138用作數(shù)據(jù)分配器圖4.6 數(shù)據(jù)分配器原理與電路 數(shù)據(jù)分配器的功能是由地址代碼在多個輸出端中選擇一個,將數(shù)字信號由一個輸入端D向被選中的輸出端Yi進行傳送。數(shù)據(jù)分配器的邏輯功能也相當于一個單刀多位開關,如圖4.6(a)所示,但與數(shù)據(jù)選擇器相反,它只有一個輸入端,而有多個輸出端。它的電路結構類似于譯碼器(有多個可選擇輸出端),不同之處是多了一個數(shù)據(jù)輸入端。實用中可以利用譯碼器充當數(shù)據(jù)分配器。例如,用2-4線譯碼器充當四路數(shù)據(jù)分配器,3-8線譯碼器充當八路數(shù)據(jù)分配器等等。這時,譯碼器的使能端充當數(shù)據(jù)輸入端,譯碼器的譯碼輸出端充當數(shù)據(jù)分配器的數(shù)據(jù)輸出端。譯碼器的代碼輸入端輸入地址代碼,選擇有效的輸出端。圖4.6(b)所示為使用3-8線譯碼器74LS138充當數(shù)據(jù)分配器的電路,由前述74LS138的特性可知,當高電平使能端G1=1時, 如果低電平使能端 =1,這時譯碼器不工作,各路譯碼輸出Yi (i是輸出端的號數(shù))都是高電平;若 =0,則由C、B、A的取值組合決定某一個Yi 端為低電平,該Yi 端就是選定的數(shù)據(jù)輸出端。圖4.6中待分配的數(shù)據(jù)D由輸入,由C端、B端、A端輸入的地址代碼來選擇Yi 端。圖中所示C、B、A的取值組合為011 ,則Y3的輸出有效。(究其本質,仍是譯碼器的特性:當使能信號有效時,將C、B、A輸入的代碼進行狀態(tài)譯碼,使對應的Yi 端為低電平,其余端為高電平;當使能信號無效時(=0)則全部輸出端都是高電平,可認為對應的Y端輸出了高電平,與D一致。)圖4.7 多路信號的傳送將數(shù)據(jù)選擇器和數(shù)據(jù)分配器組合起來,可實現(xiàn)多路分配,即在一條信號線上傳送多路信號,圖4.7 即為傳送多路信號的原理示意圖,這種分時傳送多路數(shù)字信息的方法在數(shù)字技術中經(jīng)常被采用。五、實驗內容及步驟(a)74LS00真值表 B A Y 0 0 1 0 1 1 1 0 1 1 1 0(b)74LS86真值表 B A Y 0 0 0 0 1 1 1 0 1 1 1 0表4.3 與非門、異或門真值表(一)加法器實驗1檢查元件圖4-8 74LS00與74LS86引腳根據(jù)二輸入四與非門74LS00、二輸入四異或門74LS86的邏輯功能表,檢查所用元件的好壞。應該養(yǎng)成習慣:元件使用之前,首先檢查好壞。這是節(jié)省時間、提高效率的好方法。檢查門電路好壞的方法:將集成電路插入實驗箱的IC插座,接通VCC和地,門電路的輸入端接邏輯開關,輸出端接狀態(tài)燈LED 。通電后,用邏輯開關輸入各種取值組合,觀察LED的指示,與真值表對照。含多個門電路的集成塊對每個門都要測試。(74LS00、74LS86的引腳排列是一樣的。如圖4.8所示。)圖4.9 集成全加器實驗接線2半加器實驗將與非門74LS00、異或門74LS86插入實驗箱IC空插座中,按圖4.1(b)組成半加器,注意不要忘記連接VCC和地線。通電后,根據(jù)半加器的真值表(表4.1)用邏輯開關輸入加數(shù)的取值組合,觀察和(S)與進位(C)上連接的LED的指示,與真值表對照并記錄結果。選作:圖4.1(a)與非門組成的半加器電路。實驗內容同上。3集成全加器實驗 將74LS183插入實驗箱IC空插座中,74LS183外引腳排列圖見圖4.3。將Ai、Bi、Ci分別接實驗箱上的邏輯開關K1、K2、K3,輸出Si和Ci+1接輸出指示LED,接線如圖4.10所示。按全加器真值表表4.2,由K1、K2、K3輸入邏輯電平信號,觀察輸出結果和(Si)和進位(Ci+1),與真值表對照并記錄結果。選作:圖4.2門電路組成的全加器。實驗內容同上。圖 4.10 八選一數(shù)據(jù)選擇器實驗接線圖(二)數(shù)據(jù)選擇器和分配器1數(shù)據(jù)選擇器實驗 將“八選一”數(shù)據(jù)選擇器74LS151插入實驗箱的IC插座中,按圖4.10接線。 其中A、B、C為三位地址碼,為低電平使能端(選通輸入端),D0D7為數(shù)據(jù)輸入端,Y為原碼輸出端,為反碼輸出端。74LS151的邏輯功能見表4.4。 撥動數(shù)據(jù)開關,將數(shù)據(jù)輸入端D。 D7置上數(shù)據(jù)(例如10101010或11110000)。 撥動K9,將使能端置為低電平,數(shù)據(jù)選擇器被使能。表4.4 74LS151功能表輸入輸出C B A Y HL L L LL L H LL H L LL H H LH L L LH L H LH H L LH H H L L HD0 D1 D2 D3 D4 D5 D6 D7 表4.5 并行碼轉換為串行碼預置地址碼YCBAD7000D1001D2010D3011D4100D5101D6110D7111 撥動地址開關K3K1,按二進制數(shù)進位規(guī)則依次置為000、001、111等取值組合(保持D0D7不變),通過LED的亮、滅觀察輸出端Y和的輸出結果,并將結果記入表4.5。注意:該項實驗完成之后,暫不要拆線,下面的串行傳送數(shù)據(jù)實驗中還要使用。2數(shù)據(jù)分配器實驗譯碼器可作為數(shù)據(jù)分配器使用。用3-8線譯碼器74LS138組成的數(shù)據(jù)分配器已在圖4.6(b)中給出。按圖4.6(b)接線,從D端輸入數(shù)據(jù),改變地址信號,檢測電路工作是否正常。當電路工作正常后,記錄實驗結果,再進行下一項實驗。3串行傳送數(shù)據(jù)實驗 把圖4.10中數(shù)據(jù)選擇器74LS151原碼輸出端Y與74LS138的G2A和G2B相連,二個芯片的選通分別接規(guī)定的電平,數(shù)據(jù)選擇器和數(shù)據(jù)分配器的地址碼一一對應相連后,連接到三位邏輯開關(地址開關)上,可得到圖4.11所示多路信號串行傳輸電路。 撥動數(shù)據(jù)開關

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論