FPGA全面介紹PPT.ppt

三傻微談FPGA 目錄 CONTENT Mainidea FPGA發(fā)展概述 1 Presentby羅海林 1 1FPGA三國演義 1 2FPGA結構概述 1 3FPGA發(fā)展趨勢 FPGA發(fā)展概述 1 1FPGA三國演義 PART1 阿爾特拉 1983PLD發(fā)明者 賽靈思 1984FPGA發(fā)明者 萊迪思 1983ISP發(fā)明者 FPGA WahlstromSvenErik于1967年提出FPGA概念 FPGA發(fā)展概述 PART1 1996 98把持FPGA市場 1996年追趕銷售模式 第一款FLEX8000FPGA反擊 先組合 后時序多個時鐘輸入細顆粒查找表結構豐富的寄存器資源分段路由布線結構電路上電加載直接集成三態(tài)門 電路規(guī)模得到空前提高橫掃千軍 1 1FPGA三國演義 FPGA發(fā)展概述 PART1 行業(yè)領導者占據市場 確定大規(guī)模FPGA思路 FLEX10K FPGA鎖相環(huán) PLL 抗衡FLEX10KFPGA嵌入式RAM抗衡 實現三態(tài)門粗顆粒結構嵌入式RAM非對稱結構 集成三態(tài)門細顆粒結構分布式RAM孤島式結構 xc3000 4000 元氣大傷開始蟄伏 1 1FPGA三國演義 FPGA發(fā)展概述 PART1 邏輯規(guī)模存儲器尺寸時鐘資源串并收發(fā)器 2002Stratix帶嵌入式DSP VirtexSpartan3 StratixCyclone3MAX 03年全球第一款90nm工藝FPGA 2008全球第一款40nm工藝 2010全球第一款28nm工藝 2013Intel的14nm三柵極工藝 出其不意避其鋒芒 IPhone7中加入FPGA2016被中資公司收購超20位美國會議員反對 2015被intel收購 1 1FPGA三國演義 FPGA發(fā)展概述 1 2FPGA結構概述 PART1 IOB 可編程輸入輸出單元 CLB 可配置邏輯塊 DCM 數字時鐘管理模塊 BRAM 嵌入式塊RAM 豐富的布線資源 底層內嵌功能單元 DLL PLL DSP和CPU等軟核 內嵌專用硬核 SERDES等 IOB CLB DCM BRAM BRAM IOB IOB IOB FPGA發(fā)展概述 1 3FPGA發(fā)展趨勢 PART1 2016年10月11日首款嵌入式FPGA誕生 FPGA有可能迎來應用于人工智能 AI 的好時機 FPGA設計思想與技巧 2 Presentby譚攏 乒乓操作 串并轉換 流水線操作 數據接口的同步方法 FPGA設計思想與技巧 乒乓操作 PART2 輸入數據流通過 輸入數據選擇單元 將數據流等時分配到兩個數據緩沖區(qū) 數據緩沖模塊可以為任何存儲模塊 比較常用的存儲單元為雙口RAM DPRAM 單口RAM SPRAM FIFO等 在第1個緩沖周期 將輸入的數據流緩存到 數據緩沖模塊1 在第2個緩沖周期 通過 輸入數據選擇單元 的切換 將輸入的數據流緩存到 數據緩沖模塊2 同時將 數據緩沖模塊1 緩存的第1個周期數據通過 輸入數據選擇單元 的選擇 送到 數據流運算處理模塊 進行運算處理 在第3個緩沖周期通過 輸入數據選擇單元 的再次切換 將輸入的數據流緩存到 數據緩沖模塊1 同時將 數據緩沖模塊2 緩存的第2個周期的數據通過 輸入數據選擇單元 切換 送到 數據流運算處理模塊 進行運算處理 如此循環(huán) FPGA設計思想與技巧 乒乓操作 PART2 經過緩沖的數據流沒有時間停頓 常常應用于流水線式算法節(jié)約緩沖區(qū)空間低速模塊處理高速數據流 FPGA設計思想與技巧 乒乓操作 PART2 利用乒乓操作降低數據速率 FPGA設計思想與技巧 乒乓操作 PART2 數據流處理的常用手段面積與速度互換原則 實現方法 寄存器RAM排列順序有規(guī)定的串并轉換 case復雜的串并轉換 FSM FPGA設計思想與技巧 串并轉換 PART2 一種處理流程和順序操作的思想 適用情況 高速設計提高工作頻率某個設計分為若干步驟 且整個數據處理是 單流向 沒有反饋或迭代運算 前一個步驟輸出是下一個步驟輸入 FPGA設計思想與技巧 流水線操作 PART2 流水線設計時序示意圖 FPGA設計思想與技巧 流水線操作 PART2 注意問題 設計時序的合理安排 前后級接口間數據流速的匹配操作步驟劃分合理 統(tǒng)籌考慮各個操作步驟間的數據流量前級操作時間 后級操作時間 直接相連前級操作時間 后級操作時間 緩存前級操作時間 后級操作時間 邏輯復制等操作 FPGA設計思想與技巧 流水線操作 PART2 FPGA設計常見的重要問題 也是設計工作不穩(wěn)定的重要原因錯誤的數據接口同步方法 手工加入BUFT或非門調整數據延遲相位差90度的時鐘信號正確的數據接口同步方法 輸入輸出的延時不可測 如何完成數據同步數據有固定格式 幀結構 上級數據和本級時鐘是異步的 FPGA設計思想與技巧 數據接口同步方法 PART2 輸入輸出的延時不可測 如何完成數據同步建立同步機制 可以用一個同步使能 或者同步指示信號另外數據通過RAM或FIFO存取 也可以達到數據同步的目的 FPGA設計思想與技巧 數據接口同步方法 PART2 數據有固定格式 幀結構 這種情況在通信系統(tǒng)中非常普遍 因為很多數據是按照 幀 組織的 由于整個系統(tǒng)對時鐘要求很高 常常專門設計一塊時鐘板完成高精度時鐘的產生于驅動 兩個問題 如何完成數據同步 并發(fā)現數據的 頭 同步指示信號 或RAM FIFO緩存一下 傳輸一個數據起始位置的指示信號 或插入同步碼 FPGA設計思想與技巧 數據接口同步方法 PART2 上級數據和本級時鐘是異步的輸入數據與本級處理時鐘同頻率輸入輸入與本級處理時鐘異步寄存器對異步時鐘域的數據進行兩次采樣 DPRAM 異步FIFO FPGA設計思想與技巧 數據接口同步方法 PART2 FPGA設計實例 3 Presentby張亦弛 基于FPGA DSP架構的最小系統(tǒng)設計 FPGA設計實例 PART3 FPGA 時序控制能力強DSP 數字信號處理及算法強 能否將兩者的優(yōu)勢互補 FPGA設計實例 微型慣導系統(tǒng) PART3 微型慣導系統(tǒng) 線加速度信號 角加速度信號 溫度信號 GPS信號 FPGA設計實例 微型慣導系統(tǒng) PART3 FPGA 實現邏輯控制功能 由其處理所有的外圍數據并通過事先約定的方式與DSP通信 將數據傳遞給DSP供其進行解算 DSP 主要實現控制系統(tǒng)啟動 對FPGA采樣得到的數據進行慣導解算 得到載體的方位 姿態(tài)和速度信息 并將解算結果通過FPGA向外傳遞顯示 FPGA設計實例 系統(tǒng)框架 PART3 FPGA設計實例 電源模塊 PART3 主要用于系統(tǒng)供電 將外部接插件引入的12V隔離直流電源經DCDC轉換成所需的數字電源 FPGA設計實例 傳感器模塊 PART3 某慣導測量芯片 FPGA設計實例 處理器模塊