二極管的有源區(qū).ppt

定義版圖 什么是版圖 集成電路制造工藝中 通過光刻和刻蝕將掩膜版上的圖形轉(zhuǎn)移到硅片上 這種制造集成電路時(shí)使用的掩膜版上的幾何圖形定義為集成電路的版圖 版圖要求與對(duì)應(yīng)電路嚴(yán)格匹配 具有完全相同的器件 端口 連線 柵極負(fù)責(zé)施加控制電壓 源極 漏極負(fù)責(zé)電流的流進(jìn)流出 導(dǎo)電溝道 一 單個(gè)MOS管的版圖實(shí)現(xiàn) 有源區(qū) 柵 導(dǎo)電溝道 有源區(qū)注入雜質(zhì)形成晶體管 柵與有源區(qū)重疊的區(qū)域確定器件尺寸 稱為導(dǎo)電溝道 1 圖形關(guān)系 只要源極 漏極以及導(dǎo)電溝道所覆蓋的區(qū)域稱為有源區(qū) 芯片中有源區(qū)以外的區(qū)域定義為場(chǎng)區(qū) MOS管中電流由源極流向漏極 溝道中電流流過的距離為溝道長(zhǎng)度 截面尺寸為溝道寬度 電流方向 溝道長(zhǎng)度L 溝道寬度W 2 器件尺寸設(shè)計(jì) 設(shè)計(jì)中 常以寬度和長(zhǎng)度值的比例式即寬長(zhǎng)比 W L 表示器件尺寸 例 假設(shè)一MOS管 尺寸參數(shù)為20 5 則在版圖上應(yīng)如何標(biāo)注其尺寸 20 5 3 圖形繪制 英特爾65納米雙核處理器的掃描電鏡 SEM 截面圖 常用圖層 注意 不同軟件對(duì)圖層名稱定義不同 嚴(yán)格區(qū)分圖層作用 MOS器件版圖圖層 PMOS N阱 NWELLP型注入掩模 PSELECT有源擴(kuò)散區(qū) ACTIVE多晶硅柵 POLY引線孔 CC金屬一 METAL1通孔一 VIA金屬二 METAL2 MOS器件版圖圖層 NMOS N型注入掩模 NSELECT有源擴(kuò)散區(qū) ACTIVE多晶硅柵 POLY引線孔 CC金屬一 METAL1通孔一 VIA金屬二 METAL2 結(jié)構(gòu)圖 立體結(jié)構(gòu)和俯視圖 有源區(qū) ACTIVE 引線孔 CC 金屬一 METAL1 多晶硅柵 POLY N型注入掩模 NSELECT 版圖設(shè)計(jì)中不需要繪制基片襯底材料以及氧化層 4 版圖設(shè)計(jì)規(guī)則 版圖設(shè)計(jì)規(guī)則一般都包含以下四種規(guī)則 1 最小寬度例如 金屬 多晶 有源區(qū)或阱都必須保持最小寬度 2 最小間距例如 金屬 多晶 有源區(qū)或阱都必須保持最小間距 3 最小包圍例如 N阱 N 離子注入和P 離子注入包圍有源區(qū)應(yīng)該有足夠的余量 多晶硅 有源區(qū)和金屬對(duì)接觸孔四周要保持一定的覆蓋 4 最小延伸例如 多晶柵極須延伸到有源區(qū)外一定長(zhǎng)度 在符合設(shè)計(jì)規(guī)則的前提下 爭(zhēng)取最小的版圖面積 5 阱與襯底連接 通常將PMOS管的襯底接高電位 正壓 NMOS管的襯底接低電位 負(fù)壓 以保證電路正常工作 襯底材料導(dǎo)電性較差 為了保證接觸的效果 需要在接觸區(qū)域制作一個(gè)同有源區(qū)類似的摻雜區(qū)域降低接觸電阻 形成接觸區(qū) 襯底半導(dǎo)體材料要與電極接觸 同樣需要引線孔 CC P管襯底為N阱 N型材料 接電源 襯底連接版圖由NSELETC ACTIVE CC METAL1組成 N管襯底為基片 P型材料 接地 襯底連接版圖由PSELETC ACTIVE CC METAL1組成 完整的MOS管版版圖必須包含兩個(gè)部分 a 由源 柵和漏組成的器件 b 襯底連接 源區(qū) 溝道區(qū)和漏區(qū)合稱為MOS管的有源區(qū) Active 有源區(qū)之外的區(qū)域定義為場(chǎng)區(qū) Fox 有源區(qū)和場(chǎng)區(qū)之和就是整個(gè)芯片表面即基片襯底 SUB 襯底連接布局 盡可能多的設(shè)置襯底連接區(qū) 6 大尺寸器件的設(shè)計(jì) 單個(gè)MOS管的尺寸溝道寬度一般小于20微米 且寬長(zhǎng)比W L 1MOS管寬長(zhǎng)比 W L 比值大于10 1的器件可稱為大尺寸器件 在版圖上需要做特殊處理 大尺寸器件普遍應(yīng)用于 緩沖器 buffer 運(yùn)放對(duì)管 系統(tǒng)輸出級(jí) buffer 對(duì)管 緩沖器中的一級(jí)反相器 運(yùn)放對(duì)管 大尺寸器件存在的問題 寄生電容 柵極串聯(lián)電阻 大面積的柵極與襯底之間有氧化層隔絕 形成平板電容 細(xì)長(zhǎng)的柵極存在串聯(lián)電阻 導(dǎo)致柵極兩端電壓不同 柵電壓降低 MOS管寄生電容值 MOS管柵極串聯(lián)電阻值 G S D 設(shè)計(jì)方法 1 分段 大尺寸MOS管分段成若干小尺寸MOS管 b 截成4段 W L 50 1 a MOS管的W L 200 1 2 源漏共用 合并源 漏區(qū) 將4個(gè)小MOS管并聯(lián) a 形成S G D S G D 排列 b 左起第二個(gè)和第四個(gè)MOS管的 和漏互換 c 將相鄰S D重疊 并聯(lián)后MOS管寬長(zhǎng)比與原大尺寸管寬長(zhǎng)比相同 并聯(lián)小MOS管個(gè)數(shù)為N 并聯(lián)管的寬長(zhǎng)比等于原大尺寸管寬長(zhǎng)比的1 N 柵極串聯(lián)電阻為原大尺寸管寄生電容的1 N 源漏共用只能在兩個(gè)同類型MOS管中連接相同節(jié)點(diǎn)的端口之間實(shí)現(xiàn) 源漏共用可以在兩個(gè)有相同節(jié)點(diǎn)的同類型MOS管 如與非門的兩個(gè)P管 之間實(shí)現(xiàn) 注意 7 器件連接 實(shí)現(xiàn)源漏共用之后 需要將相應(yīng)的端口連接才能形成完整的MOS管 將源極 漏極分別用梳狀金屬線連接 柵極用多晶硅作為引線連接 注意 過長(zhǎng)的多晶硅引線將導(dǎo)致較大的線電阻 為了減小接觸電阻 應(yīng)盡量多做引線孔 G S D 并聯(lián)后連接源和漏的金屬線形成 叉指 結(jié)構(gòu) 為節(jié)省面積 可以適當(dāng)考慮減少引線孔 使金屬線跨越器件 并盡量將器件設(shè)置成矩形 8 MOS管陣列的版圖實(shí)現(xiàn) 1 MOS管的串聯(lián) N1的源 漏區(qū)為X和Y N0的源 漏區(qū)為Y和Z 利用源漏共用 得到兩個(gè)MOS管串聯(lián)連接的版圖 電路圖 N1和N0串聯(lián)版圖 N1 N0版圖 任意個(gè)MOS管串聯(lián) 例如3個(gè)MOS管串聯(lián)的版圖 電路圖 版圖 2 MOS管并聯(lián) 并聯(lián)是指它們的源和源連接 漏和漏連接 各自的柵還是獨(dú)立的 電路圖 版圖 柵極水平放置 柵極豎直方向排列 電路圖 版圖 三個(gè)或三個(gè)以上MOS管并聯(lián) 類似大尺寸MOS管的拆分連接 源和漏的并聯(lián)都用金屬連接 叉指型 3 MOS管的復(fù)聯(lián)復(fù)聯(lián)是同時(shí)存在MOS管串聯(lián)和并聯(lián)的情況 棒狀圖設(shè)計(jì) 為了方便地從電路中得到最有效的源漏共用版圖 可以使用 棒狀圖設(shè)計(jì) 在繪制版圖之前先制作結(jié)構(gòu)草圖 可以很好的解決器件布局問題 二 集成