數(shù)字電子技術(shù)實(shí)驗(yàn)講義 物電 沈飛講義基礎(chǔ)上改-蔡hxq.doc

目 錄實(shí)驗(yàn)一 TTL各種門電路功能測試2* 實(shí)驗(yàn)二 組合邏輯電路分析6實(shí)驗(yàn)三 3/8譯碼器10實(shí)驗(yàn)四 四位二進(jìn)制全加器14實(shí)驗(yàn)五 數(shù)據(jù)選擇器實(shí)驗(yàn)16* 實(shí)驗(yàn)六 觸發(fā)器實(shí)驗(yàn)19* 實(shí)驗(yàn)七 計(jì)數(shù)器實(shí)驗(yàn)22* 實(shí)驗(yàn)八 D/A轉(zhuǎn)換實(shí)驗(yàn)28* 實(shí)驗(yàn)九 A/D轉(zhuǎn)換實(shí)驗(yàn)31設(shè)計(jì)性實(shí)驗(yàn)34實(shí)驗(yàn)一 節(jié)日彩燈（設(shè)計(jì)性實(shí)驗(yàn)）34實(shí)驗(yàn)二 六人智力搶答（設(shè)計(jì)性實(shí)驗(yàn)）35附 錄 芯片管腳及功能介紹36實(shí)驗(yàn)一 TTL各種門電路功能測試一、實(shí)驗(yàn)?zāi)康模?、熟悉TTL各種門電路的邏輯功能及測試方法。2、熟悉萬用表的使用方法。二、實(shí)驗(yàn)設(shè)備及器件1. SAC-DS4數(shù)字邏輯實(shí)驗(yàn)箱 1個2. 數(shù)字萬用表 1塊3. 74LS20雙四輸入與非門 1片4. 74LS02四二輸入或非門 1片5. 74LS51雙2-3輸入與或非門 1片6. 74LS86 四二輸入異或門 1片7. 74LS00四二輸入與非門 2片三、實(shí)驗(yàn)內(nèi)容與步驟 1、與非門邏輯功能測試用74LS20雙四輸入與非門進(jìn)行實(shí)驗(yàn)，其引腳圖見附錄。(1) 按圖1-1接線。圖11(2) 按表1-1要求用開關(guān)改變輸入端A、B、C、D的狀態(tài)，借助指示燈和萬用表，把測試結(jié)果填入表1-1中。 表1-1輸 入 輸 出 FABCD電壓（V）邏輯狀態(tài)00000001001101111111 2、或非門邏輯功能測試用74LS02二輸入四或非門進(jìn)行實(shí)驗(yàn)，其引腳圖見附錄。(1) 按圖1-2接線。 圖1-2(2) 按表1-2的要求用開關(guān)改變輸入量A、B的狀態(tài)，借助指示燈和萬用表觀測各 相應(yīng)輸出端F的狀態(tài)，并將測試結(jié)果填入表1-2中。 表1-2輸 入輸 出 F AB電壓(V)邏輯狀態(tài)00 01 10 11 3、與或非門邏輯功能測試用74LS51雙23輸入與或非門進(jìn)行實(shí)驗(yàn)，其引腳圖見附錄。(1) 按 圖1-3接線。 圖1-3(2) 按表1-3要求用開關(guān)改變輸入量A、B、C、D的狀態(tài)，借助指示燈和萬用表觀測各對應(yīng)輸出端F的狀態(tài)，并把測試結(jié)果記入表1-3中。 表1-3輸 入輸 出 F A B C D 電壓(V) 邏輯狀態(tài) 0 0 0 0 0 0 0 1 0 0 1 1 0 1 1 1 1 1 1 1 4、異或門邏輯功能測試用74LS86二輸入四異或門進(jìn)行實(shí)驗(yàn)，其引腳圖見附錄。(1) 按圖1-4接線。 圖1-4(2) 按表1-4要求用開關(guān)改變輸入量A、B的狀態(tài)，借助指示燈和萬用表觀測各對應(yīng)輸出端F的狀態(tài)，并把測試結(jié)果填入表1-4中。 表1-4輸 入輸 出 FAB電壓(V)邏輯狀態(tài)00 01 10 11 5、利用74LS00與非門實(shí)現(xiàn)“與電路”、“或電路”、“或非電路”、“異或電路” 要寫出各種電路的邏輯表達(dá)式和真值表，畫出邏輯圖并在實(shí)驗(yàn)儀上加以驗(yàn)證。四、實(shí)驗(yàn)要求1、將實(shí)驗(yàn)結(jié)果填入各相應(yīng)表中。2、分析各門電路的邏輯功能。3、回答下面問題(1) 與非門一個輸入端接連續(xù)脈沖，其余端是何狀態(tài)時(shí)允許脈沖通過，是何狀態(tài)時(shí)禁止脈沖通過？(2) 為什么異或門又稱可控反相門？ 4、獨(dú)立完成實(shí)驗(yàn)，交出完整的報(bào)告。 * 實(shí)驗(yàn)二 組合邏輯電路分析一實(shí)驗(yàn)?zāi)康?. 掌握組合邏輯電路的分析方法2. 驗(yàn)證半加器、全加器、半減器、全減器、奇偶校驗(yàn)器、原碼/反碼轉(zhuǎn)換器邏輯功能。二、實(shí)驗(yàn)設(shè)備及器件1. SAC-DS4數(shù)字邏輯實(shí)驗(yàn)箱 1個2. 萬用表 1塊3. 74LS00 四二輸入與非門 3片4. 74LS86 四二輸入異或門 1片三、實(shí)驗(yàn)內(nèi)容與步驟1、分析半加器的邏輯功能（1） 用兩片74LS00（引腳見附錄）按圖41接線。74LS00芯片14腳接+5V,7腳接地。圖41（2） 寫出該電路的邏輯表達(dá)式，列真值表（1） 按表4-1的要求改變A、B輸入，觀測相應(yīng)的S、C值并填入表4-1中。（2） 比較表4-1與理論分析列出的真值表，驗(yàn)證半加器的邏輯功能。 表4-1 輸 入輸 出ABSC00011011 2、分析全加器的邏輯功能1）用三片74LS00按圖4-2接好線。74LS00芯片14腳接 +5v,7腳接地.圖4-22） 析該線路，寫出Sn、Cn的邏輯表達(dá)式，列出其真值表。3） 表4-2利用開關(guān)改變An、Bn、Cn-1的輸入狀態(tài)，借助指示燈或萬用表觀測Sn、Cn的值填入表4-2中。4） 表4-2的值與理論分析列出的真值表加以比較，驗(yàn)證全加器的邏輯功能。 表4-2輸 入輸 出AnBnCn-1SnCn000001010011100101110111 3、分析半減器的邏輯功能（1） 用兩片74LS00按圖4-3接好線。74LS00芯片14腳接 +5v,7腳接地.圖4-3（2）分析該線路，寫出D、C的邏輯表達(dá)式，列出真值表。（3）按表4-3改變開關(guān)A、B狀態(tài)，觀測D、C的值并填入表4-3中。（4）將表4-3與理論分析列出的真值表進(jìn)行比較，驗(yàn)證半減器的邏輯功能。 表4-3輸 入 輸 出ABDC000110114、分析全減器的邏輯功能（1）用一片74LS86和兩片74LS00按圖4-4接線。各片的14腳接 +5V,7腳接地。 圖4-4（2） 分析該線路，寫出Dn、Cn的邏輯表達(dá)式，列出真值表。（3） 按表4-4改變An、Bn、Cn-1的開關(guān)狀態(tài)，借助萬用表或指示燈觀測輸出Dn、Cn的狀態(tài)并填入表4-4中。（4） 對比表4-4和理論分析列出的真值表，驗(yàn)證全減器的邏輯功能。 表4-4輸 入輸 出AnBnCn-1DnCn000001010011100101110111 5、分析四位奇偶校驗(yàn)器的邏輯功能1)用74LS86按圖4-5接好線。74LS86芯片14腳接 +5v,7腳接地.圖4-5 2）分析該線路，寫出邏輯表達(dá)式，列出真值表。3) 按表4-5改變A、B、C、D開關(guān)狀態(tài)，借助指示燈或萬用表觀測輸出F狀態(tài)，填入表4-5中。4) 對比表4-5與理論分析列出的真值表，驗(yàn)證奇偶校驗(yàn)器的邏輯功能。 表4-5 輸 入輸 出ABCDQ00000001001000110100010101100111100010011010101111001101111011116、分析四原碼/反碼轉(zhuǎn)換器的邏輯功能(1) 用74LS86按圖4-6接好線。74LS86芯片14腳接 +5v,7腳接地。圖4-6 (2) 分析該線路，寫出邏輯表達(dá)式，列出真值表。(3) 按表4-6利用開關(guān)改變M、K3、K2、K1、K0的輸入狀態(tài)，借助指示燈或萬用表 觀測 Q3、Q2、Q1、Q0的狀態(tài)，填入表4-6中。 (4) 對比分析理論值與實(shí)測值，驗(yàn)證該線路的功能。 表4-6輸 入輸 出M=0M=1K3K2K1K0Q3Q2Q1Q0Q3Q2Q1Q000000001001101111111實(shí)驗(yàn)三 3/8譯碼器一、實(shí)驗(yàn)?zāi)康?、掌握中規(guī)模集成電路譯碼器的工作原理及邏輯功能。1、 學(xué)習(xí)譯碼器的靈活應(yīng)用。二、實(shí)驗(yàn)設(shè)備及器件1. SAC-DS4數(shù)字邏輯電路實(shí)驗(yàn)箱 1個2. 萬用表 1塊3. 74LS138 3-8線譯碼器 2片4. 74LS40 雙四輸入與非門 1片三、實(shí)驗(yàn)內(nèi)容與步驟74LS138管腳圖見附錄，其與非門組成邏輯圖見圖5-1。圖5-1控制輸入端S1=1，S2=S3=0，譯碼器工作，否則譯碼器禁止，所有輸出端均為高電平。1、譯碼器邏輯功能測試1) 按圖5-2接線。圖5-22) 根據(jù)表5-1，利用開關(guān)設(shè)置S1、S2、S3、及A2、A1、A0的狀態(tài)，借助指示燈或萬用表觀測Q0-Q7的狀態(tài)，記入表5-1中。 表5-1輸 入輸 出 S1S2S3A2A1A0Q0Q1Q2Q3Q4Q5Q6Q7011100000100001100010100011100100100101100110100111 2、 用兩片74LS138組成4-16線譯碼器按圖5-3接線，利用開關(guān)改變輸入D0-D3的狀態(tài)，借助指示燈或萬用表監(jiān)測輸出端，記入表5-2中，寫出各輸出端的邏輯函數(shù)。 圖5-3表5-2輸 入輸 出D3D2D1D0Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q11Q12Q13Q14Q1500000001001000110100010101100111100010011010101111001101111011113、利用譯碼器組成全加器線路 用74LS138和74LS20按圖5-4接線，74LS20芯片14腳接 +5v,7腳接地.利用開關(guān)改變輸入Ai、Bi、Ci-1的狀態(tài)，借助指示燈或萬用表觀測輸出Si、Ci的狀態(tài)，記入表5-3中，寫出輸出端的邏輯表達(dá)式。 圖5-4 表5-3 輸 入輸 出S1AiBiCi-1SiCi010001001101010111100110111101111四、實(shí)驗(yàn)要求：1、整理各步實(shí)驗(yàn)結(jié)果，列出相應(yīng)實(shí)測真值表。2、總結(jié)譯碼器的邏輯功能及靈活應(yīng)用情況。2、 交出完整的實(shí)驗(yàn)報(bào)告。實(shí)驗(yàn)四 四位二進(jìn)制全加器一、實(shí)驗(yàn)?zāi)康?、 掌握中規(guī)模集成電路四位全加器的工作原理及其邏輯功能。2、 學(xué)習(xí)全加器的應(yīng)用。二、實(shí)驗(yàn)設(shè)備及器件1. SAC-DS4數(shù)字邏輯電路實(shí)驗(yàn)箱 1個2. 萬用表 1塊3. 74LS283 四位二進(jìn)制全加器 1片三、實(shí)驗(yàn)內(nèi)容與步驟 1、 74LS283四位全加器它是由與或非門及反相器組成的采用串行進(jìn)位形式的四位全加器，其引腳見附錄。1）按圖8-1接線。圖8-1 2） 用開關(guān)按表8-1設(shè)置輸入A1-A4、B1-B4、C0的狀態(tài)，借助指示燈觀測輸出F1-F4、C4的狀態(tài)，并記入表8-1中。 表8-1輸 入輸 出A4 A3 A2 A1B4 B3 B2 B1C0F4 F3 F2 F1C40 0 0 10 0 0 11 0 1 0 00 0 1 10 1 0 0 0 0 1 1 11 1 0 0 11 0 0 00 1 0 1 10 1 0 11 1 1 0 00 1 1 00 1 1 0 10 1 0 01 1 1 1 11 1 1 10 2、 用74LS283四位全加器實(shí)現(xiàn)BCD碼到余3碼的轉(zhuǎn)換將每個BCD碼加上0011，即可得到相應(yīng)的余3碼。故應(yīng)按圖8-2接線。圖8-2利用開關(guān)輸入BCD碼，借助指示燈觀測輸出的余3碼，填入表8-2中。 表8-2輸入BCD 碼輸出余3碼B4 B3 B2 B1 F4 F3 F2 F1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1四、 實(shí)驗(yàn)要求1、整理實(shí)驗(yàn)數(shù)據(jù)填入表中2、分析實(shí)驗(yàn)結(jié)果，寫進(jìn)報(bào)告中。實(shí)驗(yàn)五 數(shù)據(jù)選擇器實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?、 掌握中規(guī)模集成電路數(shù)據(jù)選擇器的工作原理及邏輯功能。2、 學(xué)習(xí)數(shù)據(jù)選擇器的應(yīng)用。二、實(shí)驗(yàn)設(shè)備及器件1. SAC-DS4數(shù)字邏輯電路實(shí)驗(yàn)箱 1個2. 萬用表 1塊3. 74LS153雙四選一數(shù)據(jù)選擇器 1片三、實(shí)驗(yàn)內(nèi)容與步驟 74LS153雙四選一數(shù)據(jù)選擇器，其引腳圖見附錄。兩個選擇器各有一個控制端（S1、S2），共用一組輸入選擇代碼A0-A1，輸出為原碼，其內(nèi)部邏輯圖如圖9-1所示。圖9-11、 74LS153雙四選一數(shù)據(jù)選擇器功能測試1) 按圖9-2接線。 圖9-22) 利用開關(guān)按表9-1改變輸入選擇代碼的狀態(tài)及輸入數(shù)據(jù)的狀態(tài)，借助指示燈或萬用表觀測輸出Q的狀態(tài)填入表9-1中。 表9-1輸 入輸 出SA1A0DQ1000D0001D1010D2011D32、 用74LS153雙四選一數(shù)據(jù)選擇器實(shí)現(xiàn)全加功能1） 全加器的真值表表9-2 全加器的真值表輸 入輸 出ABCn-1SC0000000110010100110110010101011100111111表中S為全加器的和，C為向高位進(jìn)位。2） 用“74LS153雙四選一數(shù)據(jù)選擇器”的8個置數(shù)端實(shí)現(xiàn)Cn-1,則全加器功能如下表：表9-3 “雙四選一數(shù)據(jù)選擇器”構(gòu)成全加器功能表輸 入輸 出ABC1C2SC000 1D00 2D000001 1D00 2D010011 1D10 2D110010 1D11 2D101101 1D2O 2D2 10100 1D21 2D201110 1D31 2D301111 1D31 2D311 3） 按圖9-3接線。圖9-34） 改變開關(guān)輸入狀態(tài)，借助指示燈或萬用表觀測輸出，驗(yàn)證全加器功能。5） 10腳接地，13腳接電源。改變開關(guān)輸入狀態(tài)，借助指示燈或萬用表觀測輸出，驗(yàn)證全加器功能。四、實(shí)驗(yàn)要求 1、分析數(shù)據(jù)選擇器的邏輯功能。 2、分析用數(shù)據(jù)選擇器實(shí)現(xiàn)全加功能的機(jī)理。* 實(shí)驗(yàn)六 觸發(fā)器實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?、 掌握D觸發(fā)器和J-K觸發(fā)器的邏輯功能及觸發(fā)方式。2、 熟悉現(xiàn)態(tài)和次態(tài)的概念及兩種觸發(fā)器的次態(tài)方程。二、實(shí)驗(yàn)設(shè)備及器件1、 SAC-DS4數(shù)字邏輯電路實(shí)驗(yàn)箱 1個2、 萬用表 1塊3、 74LS74 雙D觸發(fā)器 1片4、 74LS112雙J-K觸發(fā)器 1片三、實(shí)驗(yàn)內(nèi)容與步驟1、 74LS74觸發(fā)器邏輯功能測試1）按圖10-1接線。圖10-12）直接置位（SD）端復(fù)位（RD）端功能測試。利用開關(guān)按表10-1改變、的邏輯狀態(tài)（D,CP狀態(tài)隨意），借助指示燈或萬用表觀測相應(yīng)的、狀態(tài)，結(jié)果記入表10-1中。表10-1輸 入輸 出CPDQ111100 任意狀態(tài)3）與CP端功能測試從端輸入單個脈沖,按表10-2改變開關(guān)狀態(tài)。將測試結(jié)果記入表10-2中。 表10-2輸 入輸 出 n+1DCP原狀態(tài)n=0原狀態(tài)n=101111111112、74LS112 觸發(fā)器邏輯功能測試。1） 按圖10-2接線。圖10-2 2）直接置位（）復(fù)位（）功能測試 利用開關(guān)按表10-3改變 和的 狀態(tài)，J、K、CP可以為任意狀態(tài)，借用指示燈和萬用表觀察輸出狀態(tài)并將結(jié)果記入表10-3中。 表10-3輸 入輸 出CPJKQ10101111010100任意狀態(tài) 3） 翻轉(zhuǎn)功能測試。 圖10-2中CP端加單脈沖，按表10-4利用開關(guān)改變各端狀態(tài)，借助指示燈或萬用表觀測輸出端，狀態(tài)記入表10-4。 表10-4輸 入輸 出 Qn+1JKCP原狀態(tài)n=0原狀態(tài)n=100110110011101101011011011110110四、實(shí)驗(yàn)要求1、整理實(shí)驗(yàn)數(shù)據(jù)填好表格.2、分析各觸發(fā)器功能. 3、交出完整的實(shí)驗(yàn)報(bào)告.* 實(shí)驗(yàn)七 計(jì)數(shù)器實(shí)驗(yàn) 一、實(shí)驗(yàn)?zāi)康?、掌握用觸發(fā)器和門電路設(shè)計(jì), 裝調(diào)同步任意進(jìn)制計(jì)數(shù)器的方法。2、掌握異步計(jì)數(shù)器的工作原理及輸出波形。3、熟悉中規(guī)模集成電路計(jì)數(shù)器的邏輯功能，使用方法及應(yīng)用。4、了解譯碼和顯示器件的使用。二、實(shí)驗(yàn)設(shè)備及器件1、 SAC-DS4數(shù)字邏輯電路實(shí)驗(yàn)箱 1 個2、 示波器 1 臺3、 萬用表 1 塊4、 74LS90 十進(jìn)制計(jì)數(shù)器 1 片5、 74LS112 雙J-K觸發(fā)器 1 片6、 74LS74 雙D觸發(fā)器 2 片7、 74LS51 雙2-3輸入與或非門 2片8、 74LS11 三3輸入與門 1 片9、 74LS04 六非門 1 片三、實(shí)驗(yàn)內(nèi)容與步驟 1、用D型觸發(fā)器和門電路設(shè)計(jì)同步格雷碼十進(jìn)制加1計(jì)數(shù)器(1) 畫狀態(tài)轉(zhuǎn)換圖。 圖15-1 狀態(tài)圖（2）列狀態(tài)表。 表15-1原 狀 態(tài) 新 狀 態(tài)QAnQBnQCnQDnQAn+1QBn+1QCn+1QDn+1Cn+100000001000010011000110010000100110001100111001110101001010100001001100011001000010 0000001(2) 根據(jù)狀態(tài)表填寫卡諾圖:圖15-2(3) 利用卡諾圖化簡，寫出狀態(tài)方程:(4) 根據(jù)D觸發(fā)器的次態(tài)方程Qn+1=D可推及四個觸發(fā)器的D端輸入方程為:(5)選芯片：74LS74*2（D觸發(fā)器）、75LS51*2（雙2-3輸入與或非門）、74LS04（六非門）、74LS11（三3輸入與門）。(6)畫實(shí)驗(yàn)接線圖如圖15-3，各片的14腳接+5V,7腳接地。(7)輸入單脈沖，按圖15-1驗(yàn)證狀態(tài)轉(zhuǎn)換關(guān)系。圖15-3 十進(jìn)制加1計(jì)數(shù)器接線圖2、用J-K觸發(fā)器和門電路設(shè)計(jì)構(gòu)成同步模5格雷碼減1計(jì)數(shù)器。(1) 畫狀態(tài)轉(zhuǎn)換圖:圖15-4 （2）列狀態(tài)轉(zhuǎn)換表： 表15-2原 狀 態(tài)新 狀 態(tài)QAnQBnQCnQAn+1QB n+1QC n+1C n+100010001000110011010001000100010001(3)用卡諾圖化簡，寫狀態(tài)方程，列三個J-K觸發(fā)器輸入方程，畫原理接線圖、選芯片、定實(shí)際接線圖。(4)在實(shí)驗(yàn)箱上裝調(diào)均由學(xué)生獨(dú)立完成。3、異步二十進(jìn)制加法計(jì)數(shù)器的測試(1) 用2片74LS112和1片74LS11按圖15-5接線 ，Rd、Sd接電平開關(guān)，CP接單脈沖，QDQCQBQA接電平顯示,74LS112芯片16腳接+5V,8腳接地。 圖15-5 (2) 利用Rd端清零，即使QA、QB、QC、QD為0000，然后由CP端輸入10個計(jì)數(shù)脈沖，觀察QD、QC、QB、QA的顯示結(jié)果，記入表15-3中。 表15-3CP二進(jìn)制數(shù)十進(jìn)制數(shù) QD QC QB QA001 111 211 311 411 511 611 711 811 911 1011 （2） 將CP端由單脈沖改接連續(xù)脈沖（1000Hz左右），用示波器觀察并記錄QD、QC、QB、QA各輸出波形，注意其間的相位關(guān)系。2、 74LS90中規(guī)模集成電路計(jì)數(shù)器功能測試 74LS90芯片是2-5-10進(jìn)制異步加法計(jì)數(shù)器，其邏輯圖如圖15-6所示。 圖15-6 74LS90中規(guī)模集成電路計(jì)數(shù)器 圖15-6 中R0(1)R0(2)為置“”端，9(1)S9(2)為置“”端,它們分別通過與非門控制各觸發(fā)器的預(yù)置端。由于兩個與非門輸出端不能直接相連，所以觸發(fā)器B、C各有兩個異步置“”端Rd1Rd2。從邏輯圖可看出74LS90電路由兩部分組成，它們各自可獨(dú)立地作二進(jìn)制計(jì)數(shù)器（觸發(fā)器A）和五進(jìn)制計(jì)數(shù)器（觸發(fā)器B、C、D）使用。將QA與CP2相連接從CP1輸入計(jì)數(shù)脈沖則成為8421碼十進(jìn)制計(jì)數(shù)器：將QD與CP1相連接，從CP2輸入計(jì)數(shù)脈沖則成為5421碼二進(jìn)制計(jì)數(shù)器。(1) 將R0(1) R0(2)S9(1) S9(2)接電平輸出, QDQCQBQA接電平顯示，QA接CP2(12腳接1腳),CP1接單脈沖,按表12-4檢查置“”(即QDQCQBQA=0000)和置“”(即QDQCQBQA=1001)功能。 表15-4輸 入輸 出R0(1)R0(2)S9(1)S9(2)QDQCQBQA11000000001110010000計(jì)數(shù)(2) 將QA與CP2相連，從CP1輸入十個計(jì)數(shù)脈沖，觀察QD、QC、QB、QA是否符合表15-5 表15-5 計(jì)數(shù)輸 出00000100012001030011401005010160110701118100091001100000(3) 將QD與CP1相連(14腳與單脈沖斷開后與11腳相連)，CP2接單脈沖,將QA(12腳)調(diào)至電平顯示的高位,CP2輸入十個計(jì)數(shù)脈沖觀察QA、QD、QC、QB變化是否符合表15-6。 表15-6計(jì)數(shù)輸 出 00000100012001030011401005100061001710108101191100100000四、實(shí)驗(yàn)要求1. 完成要求獨(dú)立設(shè)計(jì)裝調(diào)部分。2. 記錄必要的數(shù)據(jù)和波形。3. 分析并說明用電路圖15-3來實(shí)現(xiàn)表15-1有何不同，若要兩者一致，電路如何改進(jìn)。4. 總結(jié)計(jì)數(shù)器的使用特點(diǎn)。5. 交出完整的實(shí)驗(yàn)報(bào)告。* 實(shí)驗(yàn)八 D/A轉(zhuǎn)換實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?、熟悉使用集成DAC0832器件實(shí)現(xiàn)八位數(shù) 模轉(zhuǎn)換的方法。2、掌握測試八位數(shù) 模轉(zhuǎn)換器、轉(zhuǎn)換精度及線性度的方法。二、實(shí)驗(yàn)設(shè)備及器件1. SAC-DS4數(shù)字邏輯電路實(shí)驗(yàn)箱 一個2. 萬用表 一塊3. DAC0832 D/A轉(zhuǎn)換器 1片4. 741 集成運(yùn)放 1片5. 電位器 10K 100K 1只6. 電阻 子 100K 1只三、DAC0832芯片簡介DAC0832是先進(jìn)的CMOS/Si -Cr工藝制成的雙列直插式八位數(shù)模轉(zhuǎn)換器。片內(nèi)有R2R梯形解碼網(wǎng)絡(luò),用來對基準(zhǔn)電流分流、完成數(shù)字輸入、模擬量（電流）輸出的變換。 1、DAC0832主要特性和技術(shù)指標(biāo) (1)只在滿量程下調(diào)整其線性度。 (2)具有雙緩沖、單緩沖或直通數(shù)據(jù)輸入三種工作方式。 (3)輸入數(shù)字為8位。 (4)邏輯電平輸入與TTL兼容。 (5)基準(zhǔn)電壓VREF 工作范圍+10V -10V。 (6)電流穩(wěn)定時(shí)間1S。 (7)功耗20mw。 (8)電源電壓范圍+5-15V。 2、DAC0832引腳圖及引腳功能說明圖18-1 DAC0832引腳圖 ：片選（低電平有效）。和ILE信號共同對能否起作用進(jìn)行控制。 ILE ：允許輸入鎖存（高電平有效）。 ：寫信號1，用以把數(shù)字?jǐn)?shù)據(jù)輸入鎖存于寄存器中。在有效時(shí)，必須和ILE同時(shí)有效。 ：寫信號2，用以將鎖存于輸入寄存器中的數(shù)字傳遞D/A寄存器中鎖存有效同時(shí)必須有效。 ：傳遞控制信號用來控制 。 D0 D7 ：八位數(shù)字輸入DI0 為最低位（LSB），DI7為最高位（MSB）。 I0VT1 ：DAC電流輸出1。當(dāng)DAC寄存器中全為1時(shí)，輸出電流最大；當(dāng)DAC寄存器中全為0時(shí),輸出電流為0。 I0VT2 ：DAC輸出電流2。I0VT2為一常數(shù)與I0VT1 之差，即I0VT1 +I0VT2 =常數(shù)。 Rfb ：反饋電阻在芯片內(nèi)，作為外部運(yùn)算放大器的分路反饋電阻。為DAC提供電壓輸出信號，并與R2R梯形電阻網(wǎng)絡(luò)相匹配。VREF ：基準(zhǔn)電壓輸入。該電壓是將外部標(biāo)準(zhǔn)電壓和片內(nèi)的RIR網(wǎng)絡(luò)相連接。VREF 可選擇在+10V -10V范圍內(nèi)。DAC在做四象限應(yīng)用時(shí)，又是模擬電壓輸入端。 VCC ：電源電壓。它可以是+5V至+15V，最佳工作狀態(tài)是用+15V。 AGND：模擬量電路的接地端，它始終與數(shù)字量地端相連。 DGND：數(shù)字量接地端。 四、實(shí)驗(yàn)內(nèi)容與步驟： 1、用一片0832和一片741插到實(shí)驗(yàn)箱的相應(yīng)插座上。 2、按圖18-2接線。圖18-23、測試DAC0832的靜態(tài)線性度。(1)將D0D7接到電平輸出上。(2)使D0D7全為0，調(diào)節(jié)RP使VO=0。(3)使D0D7全為1，調(diào)節(jié)RA2使VO為滿度（-5V）。(4)按照表18-1所給定的輸入數(shù)字量（相對應(yīng)的十進(jìn)制）分別測出各對應(yīng)的輸出模擬電壓值（V0）。 表18-1十進(jìn)制數(shù)二進(jìn)制數(shù)實(shí)測 V0十進(jìn)制數(shù)二進(jìn)制數(shù)實(shí)測 V0D7 D6 D5 D4 D3 D2 D1 D0D7 D6 D5 D4 D3 D2 D1 D02551102501002409023080220702106020050190401803017020160101505140213011200五、實(shí)驗(yàn)要求 1、在坐標(biāo)紙上畫出DAC0832的輸入數(shù)字量和實(shí)測輸出模擬電壓之間的關(guān)系曲線。 2、將實(shí)測值與理論值加以比較計(jì)算出最大線性誤差和精度，并確定其分辨率。 3、交出完整的實(shí)驗(yàn)報(bào)告。* 實(shí)驗(yàn)九 A/D轉(zhuǎn)換實(shí)驗(yàn) 一、實(shí)驗(yàn)?zāi)康?、熟悉使用集成ADC0809實(shí)現(xiàn)八位模-數(shù)轉(zhuǎn)換方法,加深對其基本原理的理解。2、掌握測試模-數(shù)轉(zhuǎn)換器靜態(tài)線性度的方法，加深對其主要參數(shù)意義的理解。 二、實(shí)驗(yàn)設(shè)備及器件1. SAC-DS4數(shù)字邏輯電路實(shí)驗(yàn)箱 1個2. 示波器 1臺3. 萬用表 1塊4. ADC0809 A/D轉(zhuǎn)換器 1片5. 電位計(jì) 1K 1只6. 函數(shù)發(fā)生器 1臺三、ADC0809芯片簡介：ADC0809A/D轉(zhuǎn)換器是采用逐次逼近的原理。內(nèi)部結(jié)構(gòu)圖如圖19-1所示。圖19-1 ADC0809的內(nèi)部結(jié)構(gòu)圖ADC0809由單一+5V電源供電，片內(nèi)帶有所存功能的8路模擬多路開關(guān)，可對8路05V的輸入模擬電壓信號分時(shí)進(jìn)行轉(zhuǎn)換，片內(nèi)具有多路開關(guān)的地址譯碼器和鎖存電路、高阻抗斬潑器、穩(wěn)定的比較器，256R電阻T型網(wǎng)絡(luò)和樹狀電子開關(guān)以及逐次逼近寄存器。通過適當(dāng)?shù)耐饨与娐?，ADC0809可對05V的雙極性模擬信號進(jìn)行轉(zhuǎn)換。 2、ADC0809管腳功能圖19-2 ADC0809管腳圖。 IN0IN7：8路模擬量輸入引腳。REF（+）、REF（-）：參考電壓輸入。D7D0：八位數(shù)字量輸出端。D0為最低位（LSB），D7為最高位（MSB）。 CLK：時(shí)鐘信號輸入端。 GND：接地端。Vcc： 電源+5V。START：A/D轉(zhuǎn)換啟動信號輸入端。ALE：地址鎖存允許信號輸入端。（以上兩個信號用于啟動A/D轉(zhuǎn)換）EOC：轉(zhuǎn)換結(jié)束信號輸出引腳，開始轉(zhuǎn)換時(shí)為低電平，當(dāng)