計算機組成原理第8章習題指導.pdf

計算機組成原理第 8 章習題 1 第 8 章 CPU 的結構和功能 例例 8 1 假設指令流水線分取指 IF 譯碼 ID 執(zhí)行 EX 回寫 WR 四個過程段 共有 10 條指令連續(xù)輸入此流水線 1 畫出指令周期流程 2 畫出非流水線時空圖 3 畫出流水線時空圖 4 假設時鐘周期為 100ns 求流水線的實際吞吐率 5 求該流水處理器的加速比 解 1 根據(jù)指令周期包括 IF ID EX WR 四個子過程 圖 8 1 a 為指令周期流程圖 2 非流水線時空圖如圖 8 1 b 所示 假設一個時間單位為一個時鐘周期 則每隔 4 個時鐘周 期才有一個輸出結果 3 流水線時空圖如圖 8 1 c 所示 由圖可見 第一條指令出結果需要 4 個時鐘周期 當流 水線滿載時 以后每一個時鐘周期可以出一個結果 即執(zhí)行完一條指令 a 指令周期流程 b 非流水線時空圖 c 標準流水線時空圖 圖 8 1 例 8 1 答圖 4 由圖 8 1 c 所示的 10 條指令進入流水線的時空圖可見 在 13 個時鐘周期結束時 CPU 入 IF ID EXWR I6 I7 I8 I9 I10I3 I2 910 11 12 13 I5I1 空間 S 時間 T 876 5 4 3 21 IF ID EX WR I4 I2 I1 空間 S 時間 T 876543 2 1 IF ID EX WR 計算機組成原理第 8 章習題 2 執(zhí)行完 10 條指令 故實際吞吐率為 10 100ns 13 0 77 107條指令 秒 5 在流水處理器中 當任務飽滿時 指令不斷輸入流水線 不論是幾級流水線 每隔一個時鐘 周期都輸出一個結果 對于本題四級流水線而言 處理 10 條指令所需的時鐘周期數(shù)為 T4 4 10 1 13 而非流水線處理 10 條指令需 4 10 40 個時鐘周期 故該流水處理器的加速比為 40 13 3 08 例例 8 2 設某機有四個中斷源 1 2 3 4 其硬件排隊優(yōu)先次序按 1 2 3 4 降序排列 各中斷 源的服務程序中所對應的屏蔽字如表 8 1 所示 表 8 1 例 8 2 各中斷源對應的屏蔽字 中斷源 屏蔽字 1 2 3 4 1 1 1 0 1 2 0 1 0 0 3 1 1 1 1 4 0 1 0 1 1 給出上述四個中斷源的中斷處理次序 2 若四個中斷源同時有中斷請求 畫出 CPU 執(zhí)行程序的軌跡 解 1 根據(jù)表 8 1 四個中斷源的處理次序是 3 1 4 2 2 當四個中斷源同時有中斷請求時 由于硬件排隊的優(yōu)先次序是 1 2 3 4 故 CPU 先 響應 1 的請求 執(zhí)行 1 的服務程序 由于在該服務程序中設置了屏蔽字 1101 故開中斷指令后轉去執(zhí) 行 3 服務程序 且 3 服務程序執(zhí)行結束后又回到 1 服務程序 1 服務程序結束后 CPU 還有 2 4 兩個 中斷源請求未響應 由于 2 的響應優(yōu)先級高于 4 故 CPU 先響應 2 的請求 執(zhí)行 2 服務程序 在 2 服 務程序中由于設置了屏蔽字 0100 意味著 1 3 4 可中斷 2 服務程序 而 1 3 的請求已處理結束 因此在開中斷指令之后轉去執(zhí)行 4 服務程序 4 服務程序執(zhí)行結束后又回到 2 服務程序的斷點處 繼 續(xù)執(zhí)行 2 服務程序 直至該程序執(zhí)行結束 圖 8 2 示意了 CPU 執(zhí)行程序的軌跡 圖 8 2 例 8 2CPU 執(zhí)行程序的軌跡 例例 8 3 假設主機框圖如圖 8 3 所示 各部分之間的連線表示數(shù)據(jù)通路 箭頭表示信息傳送方向 1 標明圖中 X Y Z W 四個寄存器的名稱 2 簡述取指令的數(shù)據(jù)通路 3 簡述取數(shù)指令和存數(shù)指令執(zhí)行階段的數(shù)據(jù)通路 程序 4 程序 3 程序 2 程序 1 t 1 2 3 4 同時請求中斷 服務程序 計算機組成原理第 8 章習題 3 圖 8 3 例 8 3 主機框圖 解 1 圖中 X 為存儲器數(shù)據(jù)寄存器 MDR Y 為存儲器地址寄存器 MAR Z 為指令寄存器 IR W 為程序計數(shù)器 PC 2 取指令的數(shù)據(jù)通路是 W Y M X Z 3 取數(shù)指令是將指令地址碼字段指出的存儲單元的內容讀到 AC 中 由于圖中 X MDR 與 AC 無直接通路 要經(jīng)過 ALU 實現(xiàn)數(shù)據(jù)傳送 故執(zhí)行階段的數(shù)據(jù)通路是 X 或 Z Y M X ALU AC 存數(shù)指令是將 AC 的內容存入指令地址碼字段指出的存儲單元中 其執(zhí)行階段的數(shù)據(jù)通路是 先置地址 X 或 Z Y M 然后 AC X M 例例 8 4 設 CPU 內有下列部件 PC IR SP AC MAR MDR 和 CU 要求 1 寫出完成間接尋址的取數(shù)指令 LDA X 將主存某單元的內容取至 AC 中 的信息流 2 畫出中斷周期的信息流 并簡要說明 解 1 完成間接尋址的取數(shù)指令包括取指 間址和執(zhí)行三個階段 取指階段的信息流 PC MAR 地址線 CU 發(fā)出讀存儲器命令 M 數(shù)據(jù)線 MDR IR 至此指令讀至 IR OP IR CU 指令操作碼送 CU 分析 PC 1 PC 形成下一條指令地址 間址階段的信息流 MDR 或 IR 的地址碼字段 MAR 地址線 CU 發(fā)出讀存儲器命令 CPU 1 主存儲器 M X Y Z W 狀態(tài)寄存器 ALU AC CU 1 計算機組成原理第 8 章習題 4 M 數(shù)據(jù)線 MDR 至此有效地址讀至 MDR 執(zhí)行階段的信息流 MDR MAR 地址線 CU 發(fā)出讀存儲器命令 M 數(shù)據(jù)線 MDR AC 至此數(shù)據(jù)讀至 AC 中 2 中斷周期的信息流 在中斷周期內需將程序斷點 在 PC 中 保存起來 通常把斷點存入堆棧 假設進棧操作是先修 改堆棧指針 后存入數(shù)據(jù) 則中斷周期的信息流如圖 8 4 所示 具體可描述為 CU 控制 SP 1 SP MAR 地址線 CU 發(fā)出寫存儲器命令 PC MDR 數(shù)據(jù)線 存儲器 CU 將向量地址 硬件向量法 或中斷識別程序入口地址 軟件查詢法 PC MDR CU MAR CPU PC 存儲器 數(shù) 據(jù) 總 線 控 制 總 線 地 址 總 線 圖8 4 例8 4中斷周期信息流 例例 8 5 流水線中有三類數(shù)據(jù)相關沖突 寫后讀相關 Read After Write RAW 讀后寫相關 Write After Read WAR 寫后寫相關 Write After Write WAW 判斷下面三組指令各存在哪種類型的 數(shù)據(jù)相關 1 I1 SUB R1 R2 R3 R2 R3 R1 I2 ADD R4 R5 R1 R5 R1 R4 2 I3 STA M R2 R2 M M 為存儲單元 I4 ADD R2 R4 R5 R4 R5 R2 3 I5 MUL R3 R2 R1 R2 R1 R3 I6 SUB R3 R4 R5 R4 R5 R3 解 在第 1 組指令中 I1指令運算結果應先寫入 R1 然后在 I2指令中讀出 R1內容 由于 I2 指令進入流水線 使得 I2指令在 I1指令寫入 R1前就讀出 R1的內容 發(fā)生 RAW 相關 在第 2 組指令中 I3指令應先讀出 R2內容并存入存儲器單元 M 中 然后 I4指令中將運算結果 計算機組成原理第 8 章習題 5 寫入 R2中 但由于 I4指令進入流水線 使得 I4指令在 I3指令讀出 R2之前就寫入 R2 發(fā)生 WAR 相關 在第 3 組指令中 如果 I6指令減法運算完成時間早于 I5指令的乘法運算時間 使得 I6指令在 I5指令寫入 R3之前就寫入 R3 導致 R3內容錯誤 發(fā)生 WAW 相關 例例 8 6 假設指令流水線分取指令 IF 指令譯碼 讀寄存器 ID 執(zhí)行 有效地址計算 EX 存 儲器訪問 MEM 結果寄存器寫回 WB 五個過程段 現(xiàn)有下列指令序列進入該流水線 ADD R1 R2 R3 R2 R3 R1 SUB R4 R1 R5 R1 R5 R4 AND R6 R1 R7 R1 AND R7 R6 OR R8 R1 R9 R1 OR R9 R8 XOR R10 R1 R11 R1 XOR R11 R10 試問 1 如果處理器不對指令之間的數(shù)據(jù)相關進行特殊處理 而允許這些指令進入流水線 試問上述 指令中哪些指令將從未準備好數(shù)據(jù)的 R1寄存器中取到錯誤的操作數(shù) 2 假如采用將相關指令延遲到所需操作數(shù)被寫回到寄存器后再執(zhí)行的方式 以解決數(shù)據(jù)相關的 問題 那么處理器執(zhí)行該指令序列需占多少個時鐘周期 解 1 由上述指令序列可見 ADD 指令后的所有指令都用到 ADD 指令的計算結果 表 8 2 a 列出了未采用特殊處理的流水線示意 表中ADD指令在WB段才將計算結果寫入寄存器R1中 但SUB 指令在其 ID 段就要從寄存器 R1中讀取該計算結果 同樣 AND 指令 OR 指令也將受到這種相關關系 的影響 ADD 指令只有到第五個時鐘周期末尾才能結束對寄存器 R1的寫操作 使 XOR 指令可以正常 操作 因為它在第六個時鐘周期才讀寄存器 R1的內容 表8 2 a 未對數(shù)據(jù)相關進行特殊處理的流水線 時鐘周期 1 2 3 4 5 6 7 8 9 ADD IF ID EX MEMWB SUB IF ID EX MEMWB AND IF ID EX MEMWB OR IF ID EX MEMWB XOR IF ID EX MEM WB 2 表 8 2 b 列出了對這些指令之間數(shù)據(jù)相關進行特殊處理的流水示意 由此表可見 從第一 條指令進入流水線到最后一條指令出結果 共需 12 個時鐘周期 計算機組成原理第 8 章習題 6 表8 2 b 對數(shù)據(jù)相關進行特殊處理的流水線 時鐘 周期 1 2 3 4 5 67 8 9 10 11 12 ADD IF ID EX MEM WB SUB IF IDEXMEMWB AND IF IDEX MEMWB OR IF ID EX MEMWB XOR IF ID EX MEM WB 例例 8 7 回答下列問題 1 一個完整的指令周期包括哪些 CPU 工作周期 2 中斷周期前和中斷周期后各是 CPU 的什么工作周期 3 DMA 周期前和 DMA 周期后各是 CPU 的什么工作周期 解 1 一個完整的指令周期包括取指周期 間址周期 執(zhí)行周期和中斷周期 其中取指和執(zhí)行周期 是每條指令都有的 間址周期只有間接尋址 存儲器間接尋址 的指令才有 中斷周期只有在條件滿 足時才有 2 中斷周期前是執(zhí)行周期 中斷周期后是取指周期 3 DMA 周期前可以是取指周期 執(zhí)行 取數(shù)和存數(shù) 周期或中斷周期 DMA 周期后也可以 是取指周期 執(zhí)行 取數(shù)或存數(shù) 周期或中斷周期 總之 DMA 周期前后都是存取周期 例例 8 8 判斷下列敘述是否正確 并對有錯的句子加以修改 1 一個更高級的中斷請求一定可以中斷另一個正在執(zhí)行的中斷處理程序 2 所謂關中斷就是屏蔽所有的中斷源 3 一旦有中斷請求出現(xiàn) CPU 立即停止當前指令的執(zhí)行 轉去執(zhí)行中斷服務程序 4 為了保證中斷服務程序執(zhí)行后能正確返回到被中斷的程序斷點處繼續(xù)執(zhí)行程序 必須進行現(xiàn) 場保護 5 中斷級別最高的是不可屏蔽中斷 6 CPU 響應中斷后 由用戶通過關中斷指令置 0 允許中斷觸發(fā)器 7 在多重中斷系統(tǒng)中 CPU 響應中斷后可以立即響應更高優(yōu)先級的中斷請求 8 CPU 響應中斷時暫停當前程序的運行 自動轉去執(zhí)行中斷服務程序 解 上述句子中 4 8 正確 其余有錯 修改如下 1 如果 CPU 處于關中斷狀態(tài) 允許中斷觸發(fā)器 EINT 0 或者更高級的中斷源被屏蔽 則 優(yōu)先級高的中斷源就不能中斷另一個正在執(zhí)行的中斷處理程序 2 關中斷是指允許中斷觸發(fā)器 EINT 0 CPU 不允許響應任何中斷 這和屏蔽中斷源是兩個 概念 3 一旦有中斷請求出現(xiàn) CPU 必須執(zhí)行完當前指令后才能轉去受理中斷請求 如果允許中斷 觸發(fā)器為 1 5 級別最高的中斷不一定是不可屏蔽中斷 這與機器的設計有關 例如 8086 8088 中 內部中 計算機組成原理第 8 章習題 7 斷的優(yōu)先級比不可屏蔽中斷的級別更高 6 CPU 響應中斷后 不是由用戶通過關中斷指令置 0 允許中斷觸發(fā)器的 而是由硬件 中 斷隱指令 自動完成的 7 在多重中斷系統(tǒng)中 CPU 響應中斷后 在保護斷點和現(xiàn)場以及開中斷之前 CPU 不能立即 響應更高優(yōu)先級的中斷請求 例例 8 9 設某機有四個中斷源 A B C D 其硬件排隊優(yōu)先次序為 A B C D 現(xiàn)要求將中斷 處理次序改為 D A C B 1 寫出每個中斷源對應的屏蔽字 2 按圖 8 5 時間軸給出的四個中斷源的請求時刻 畫出 CPU 執(zhí)行程序的軌跡 設每個中斷源 的中斷服務程序時間均為 20 s 圖8 5 例8 9設置中斷請求的時刻 解 1 在中斷處理次序改為 D A C B 后 每個中斷源新的屏蔽字如表 8 3 所示 表8 3 例8 9各中斷源對應的屏蔽字 中斷源 屏蔽字 A B C D A 1 1 1 0 B 0 1 0 0 C 0 1 1 0 D 1 1 1 1 2 根據(jù)新的處理次序 CPU 執(zhí)行程序的軌跡如圖 8 6 所示 圖8 6 例8 9 2 答圖 例例 8 10 設某機有六個中斷源 優(yōu)先順序按 0 1 2 3 4 5 降序排列 1 若在某用戶程序的運行過程中 依次