AMBA_AXI4協(xié)議.ppt

AMBA AXI4協(xié)議,何賓 2012.02,本章內(nèi)容,AMBA AXI4協(xié)議是由Xilinx公司和ARM公司制定的 用于SOC內(nèi)IP互聯(lián)的規(guī)范。 本章詳細(xì)介紹了AXI4規(guī)范。主要內(nèi)容包括AXI概 述、AXI4功能、AXI4-Lite功能和AXI4-Stream功能等。 其中AXI4功能、AXI4-Lite功能和AXI4-Stream功能 是本章的重點(diǎn)內(nèi)容，也是構(gòu)成AXI4協(xié)議的主要部分。,AXI概述,Xilinx 同 ARM 密切合作，共同為基于 FPGA 的高性 能系統(tǒng)和設(shè)計(jì)定義了 AXI4 規(guī)范。并且在其新一代可編 程門陣列芯片上采用了高級(jí)可擴(kuò)展接口（Advanced eXtensible Interface, AXI）協(xié)議。 AXI總線是ARM高級(jí)微控制器總線結(jié)構(gòu)(Advanced Microcontroller Bus Architecture, AMBA)的一部分。AXI 總線的第一個(gè)版本包含在AMBA3.0（2003年發(fā)布）中， AXI總線的第二個(gè)版本AXI4包含在AMBA4.0（2010年發(fā) 布）中。,AXI概述,最新一代的AMBA接口的目標(biāo)是： （1）適合于高帶寬和低延遲設(shè)計(jì)； （2）在不使用復(fù)雜的橋接方式下，允許更高頻率的操作； （3）滿足普遍情況下的元件接口要求； （4）適用于高初始訪問延遲的存儲(chǔ)器控制器； （5）為互聯(lián)結(jié)構(gòu)的實(shí)現(xiàn)提供了靈活性； （6）與已有的AHB和APB接口向下兼容。,AXI概述,AXI協(xié)議的關(guān)鍵特性表現(xiàn)在以下幾個(gè)方面： （1）獨(dú)立的地址/控制和數(shù)據(jù)階段； （2）使用字節(jié)選通，支持非對(duì)齊的數(shù)據(jù)傳輸； （3）只有開始地址的猝發(fā)交易； （4）獨(dú)立的讀和寫數(shù)據(jù)通道，可以使能低成本的直接存 儲(chǔ)器訪問DMA傳輸； （5）能發(fā)出多個(gè)未解決的地址； （6）完成無序交易； （7）容易添加寄存器切片，滿足時(shí)序收斂要求；,AXI概述 - AXI協(xié)議的優(yōu)勢(shì),1提供了更高的生產(chǎn)率，主要體現(xiàn)在以下幾個(gè)方 面： （1）將多種不同的接口整合到一個(gè)接口（AXI4）中，因此 用戶僅需了解單個(gè)系列的接口； （2）簡(jiǎn)化了不同領(lǐng)域 IP 的集成，并使自身或第三方合作伙 伴 IP 的開發(fā)工作更簡(jiǎn)單易行； （3）由于AXI4 IP 已為實(shí)現(xiàn)最高性能、最大吞吐量以及最低 時(shí)延進(jìn)行了優(yōu)化，從而使設(shè)計(jì)工作進(jìn)一步獲得簡(jiǎn)化；,AXI概述,2提供了更大的靈活性，主要體現(xiàn)在以下幾個(gè) 方面： （1）支持嵌入式、DSP 及邏輯版本用戶； （2）調(diào)節(jié)互連機(jī)制，滿足系統(tǒng)要求：性能、面積及功耗； （3）幫助設(shè)計(jì)者在目標(biāo)市場(chǎng)中構(gòu)建最具號(hào)召力的產(chǎn)品；,AXI概述,3提供了廣泛的 IP 可用性 （1）第三方 IP 和 EDA 廠商普遍采用開放式 AXI4 標(biāo) 準(zhǔn)，從而使該接口獲得了更廣泛的應(yīng)用。 （2）基于 AXI4 的目標(biāo)設(shè)計(jì)平臺(tái)可加速嵌入式處理、 DSP以及連接功能設(shè)計(jì)開發(fā)。,AXI4功能,AXI4協(xié)議基于猝發(fā)式傳輸機(jī)制。在地址通道上， 每個(gè)交易有地址和控制信息，這些信息描述了需要傳 輸?shù)臄?shù)據(jù)性質(zhì)。 在主設(shè)備和從設(shè)備之間所傳輸?shù)臄?shù)據(jù)分別使用到 從設(shè)備的寫數(shù)據(jù)通道和到主設(shè)備的讀數(shù)據(jù)通道。 在從主設(shè)備到從設(shè)備的寫數(shù)據(jù)交易中，AXI有一個(gè) 額外的寫響應(yīng)通道，從設(shè)備通過該通道向主設(shè)備發(fā)出 信號(hào)表示完成寫交易。,AXI4功能,所有的AXI4包含了5個(gè)不同的通道： （1）讀地址通道（Read address channel, AR) ； （2）寫地址通道(Write address channel, AW)； （3）讀數(shù)據(jù)通道(Read data channel, R)； (4) 寫數(shù)據(jù)通道(Write data channel, W)； (5) 寫響應(yīng)通道(Write response channel, B)；,AXI4功能,每個(gè)通道由一個(gè)信號(hào)集構(gòu)成，并且使用雙向的 VALID和READY握手信號(hào)機(jī)制。 信息源使用VALID信號(hào)，表示在通道上存在可用 的有效數(shù)據(jù)或者控制信息；而信息接收源使用READY 信號(hào)，表示可以接收數(shù)據(jù)。 讀數(shù)據(jù)通道和寫數(shù)據(jù)通道也包含LAST信號(hào)，該信 號(hào)用來表示在一個(gè)交易發(fā)生時(shí)，最后一個(gè)傳輸?shù)臄?shù)據(jù) 項(xiàng)。,AXI4功能,圖2.1給出了AXI4使用讀地址和讀數(shù)據(jù)通道的讀 交易。圖2.2給出了AXI4使用寫地址和寫數(shù)據(jù)通道的 寫交易,AXI4功能,AXI4全局信號(hào),低功耗接口信號(hào),AXI4通道及信號(hào),讀和寫交易有各自的地址通道。地址通道上給出交易 所要求的地址和控制信息。AXI4讀和寫地址通道包括下面 的機(jī)制： （1）可變長(zhǎng)度的猝發(fā)操作，每次猝發(fā)操作包含1-256數(shù)據(jù)； （2）提供服務(wù)質(zhì)量（QoS）信號(hào) （3）支持多個(gè)區(qū)域接口； （4）猝發(fā)傳輸不能超過4k邊界； （5）包裹、遞增和非遞增猝發(fā)； （6）使用互斥和鎖的原子操作； （7）系統(tǒng)級(jí)緩存和緩沖控制； （8）安全和特權(quán)訪問。,AXI4通道及信號(hào) -讀和寫地址通道 （寫地址）,AXI4通道及信號(hào) -讀和寫地址通道 （讀地址）,AXI4通道及信號(hào) -讀數(shù)據(jù)通道,讀數(shù)據(jù)通道傳送所有來自從設(shè)備到主設(shè)備的讀 數(shù)據(jù)及讀相應(yīng)信息。表2.5給出了讀數(shù)據(jù)通道信號(hào)及 其信號(hào)定義。 讀數(shù)據(jù)通道包括： (1) 數(shù)據(jù)總線寬度：8、16、32、64、128、256、 512和1024位寬度； (2) 讀響應(yīng)表示讀交易完成的狀態(tài),AXI4通道及信號(hào) -讀數(shù)據(jù)通道,AXI4通道及信號(hào) -寫數(shù)據(jù)通道,寫數(shù)據(jù)通道傳送所有從主設(shè)備到從設(shè)備的寫數(shù)據(jù)。 表2.6給出了寫數(shù)據(jù)通道信號(hào)及信號(hào)定義。寫數(shù)據(jù)通道 包括： (1) 數(shù)據(jù)總線寬度：8、16、32、64、128、256、 512和1024位寬度； (2) 每8位有一個(gè)字節(jié)通道選通，用來表示數(shù)據(jù)總線 上的哪個(gè)字節(jié)是有效的；,AXI4通道及信號(hào) -寫數(shù)據(jù)通道,AXI4通道及信號(hào) -寫響應(yīng)通道,寫響應(yīng)通道提供了一種方法，用于從設(shè)備響應(yīng)寫 交易。所有的寫信號(hào)使用完成信號(hào)。每個(gè)響應(yīng)用于一 次猝發(fā)的完成，而不是用于每個(gè)交易的數(shù)據(jù)。 讀交易和寫交易可以通過下面的交易例子進(jìn)行說 明： 1）讀猝發(fā)交易 2）重疊猝發(fā)交易 3）寫猝發(fā)交易,AXI4通道及信號(hào) -寫響應(yīng)通道,AXI4通道及信號(hào) -寫響應(yīng)通道,圖2.3給出了讀猝發(fā)交易過程中典型信號(hào)的交互 過程。,圖2.3讀猝發(fā)交易過程中典型信號(hào)的交互過程,AXI4通道及信號(hào) -寫響應(yīng)通道,圖2.4給出了寫交易過程中典型信號(hào)的交互過程。,圖2.4寫猝發(fā)交易過程中典型信號(hào)的交互過程,AXI4交易通道的握手信號(hào)關(guān)系,為了避免死鎖條件，必須考慮握手信號(hào)之間存在的 依賴關(guān)系。在任何交易中： (1) AXI互聯(lián)中的VALID信號(hào)不依賴于交易中其它元件的 READY信號(hào)； (2) READY信號(hào)能等待VALID信號(hào)的確認(rèn)；,AXI4交易通道的握手信號(hào)關(guān)系 -AXI4讀交易的握手信號(hào)關(guān)系,圖2.5給出了讀交易中握手之間的依賴關(guān)系。,圖2.5 讀交易中的握手之間的依賴關(guān)系,AXI4交易通道的握手信號(hào)關(guān)系 -AXI4讀交易的握手信號(hào)關(guān)系,在讀交易中： (1) 在確認(rèn)ARREADY信號(hào)前，從設(shè)備能等待確認(rèn)ARVALID信 號(hào)； (2)在從設(shè)備通過確認(rèn)RVALID信號(hào)開始返回?cái)?shù)據(jù)前，必須等待 確認(rèn)所有的ARVALID和ARREADY信號(hào)；,AXI4交易通道的握手信號(hào)關(guān)系 -AXI4寫交易的握手信號(hào)關(guān)系,圖2.6給出了寫交易中握手之間的依賴關(guān)系。,圖2.6 寫交易中的握手之間的依賴關(guān)系,AXI4交易通道的握手信號(hào)關(guān)系 -AXI4寫交易的握手信號(hào)關(guān)系,在寫交易中： (1) 在確認(rèn)AWVALID和WVALID信號(hào)前，主設(shè)備不需要等待從 設(shè)備確認(rèn)AWREADY或者WREADY信號(hào)； (2) 在確認(rèn)AWREADY前，從設(shè)備能等待AWVALID或WVALID 信號(hào)，或者全部這兩個(gè)信號(hào)； (3) 在確認(rèn)WREADY前，從設(shè)備能等待AWVALID或WVALID信 號(hào)，或者全部這兩個(gè)信號(hào)； (4) 從設(shè)備在確認(rèn)BVALID前，從設(shè)備必須等待確認(rèn)所有的 AWVALID和AWREADY信號(hào)； (5) 在確認(rèn)BVALID前，從設(shè)備不需要等待主設(shè)備確認(rèn)BREADY 信號(hào)。 (6) 在確認(rèn)BREADY前，主設(shè)備能等待BVALID信號(hào)；,AXI4猝發(fā)類型及地址計(jì)算 -AXI4猝發(fā)類型,AXI協(xié)議中定義了三種猝發(fā)類型： (1) 固定猝發(fā)（Fixed burst）； (2) 遞增猝發(fā)（Incrementing burst）； (3) 包裹猝發(fā)（Wrapping burst） 表2.8給出了ARBURST和AWBURST信號(hào)所選擇的 猝發(fā)類型：,AXI4猝發(fā)類型及地址計(jì)算 -AXI4猝發(fā)類型,AXI4猝發(fā)類型及地址計(jì)算 -AXI4猝發(fā)類型,對(duì)于包裹式的猝發(fā)方式，有兩個(gè)限制： (1) 開始地址必須對(duì)齊傳輸大小； (2) 猝發(fā)的長(zhǎng)度必須是2，4，8或16。 (3) 大于16拍的猝發(fā)傳輸只支持INCR類型。WRAP和 FIXED類型只限于小于16拍的猝發(fā)傳輸。,AXI4猝發(fā)類型及地址計(jì)算 -AXI4猝發(fā)地址,為了說明猝發(fā)交易過程中地址的計(jì)算方法，首先給出 計(jì)算過程中，所需要使用的一些術(shù)語： (1) Start_Address: 主設(shè)備給出的開始地址； (2) Number_Bytes: 每次數(shù)據(jù)傳輸過程中最大的字節(jié)個(gè)數(shù)； (3) Data_Bus_Bytes: 數(shù)據(jù)總線上的字節(jié)通道的個(gè)數(shù)； (4) Aligned_Address: 開始地址的對(duì)齊版本； (5) Burst_Length: 在一個(gè)猝發(fā)中數(shù)據(jù)傳輸?shù)目倐€(gè)數(shù)； (6) Address_N: 在一個(gè)猝發(fā)中傳輸N個(gè)的地址； (7) Wrap_Boundary: 在一個(gè)包裹猝發(fā)方式的低地址； (8) Lower_Byte_Lane: 一個(gè)傳輸最低尋址字節(jié)的字節(jié)通道； (9) Upper_Byte_Lane: 一個(gè)傳輸中最高尋址字節(jié)的字節(jié)通道； (10) INT(x): x取整操作；,AXI4猝發(fā)類型及地址計(jì)算 -AXI4猝發(fā)地址,給上面的術(shù)語進(jìn)行如下的賦值操作： (1) Start_Address=ADDR； (2) Number_Bytes=2SIZE； (3) Burst_Length=LEN+1； (4)Aligned_Address=(INT(Start_Address/Number_Byte)x Number_Bytes；,AXI4猝發(fā)類型及地址計(jì)算 -AXI4猝發(fā)地址,在一個(gè)猝發(fā)中，第一個(gè)傳輸?shù)牡刂繁硎緸椋?Address_1=Start_Address； 在一個(gè)猝發(fā)中，傳輸N個(gè)數(shù)據(jù)后的地址表示為： Address_N=Aligned_Address+（N-1）x Number_Bytes； 對(duì)于WARP的猝發(fā)方式，其邊界由下式確定為： Wrap_Boundary=(Int(Start_Address/(Number_Bytes x Burst_Length) x (Number_Bytes x Burst_Length)； 如果Address_N=Wrap_Boundary+(Number_Bytes x Burst_Length). 則使用這個(gè)等式： Address_N=Wrap_Address 在邊界后，使用這個(gè)等式： Address_N = Start_Address + (N 1) x Number_Bytes) (Number_Bytes x Burst_Length)；,AXI4猝發(fā)類型及地址計(jì)算 -AXI4猝發(fā)地址,使用下面的等式確定第一個(gè)傳輸中使用哪個(gè)字 節(jié)通道： Lower_Byte_Lane = Start_Address - (INT(Start_Address / Data_Bus_Bytes)x Data_Bus_Bytes Upper_Byte_Lane = Aligned_Address + (Number_Bytes 1) -(INT(Start_Address / Data_Bus_Bytes) x Data_Bus_Bytes；,AXI4猝發(fā)類型及地址計(jì)算 -AXI4猝發(fā)地址,使用下面的等式確定在一個(gè)猝發(fā)中第一個(gè)傳輸 后用于所有傳輸中使用哪個(gè)字節(jié)通道： Lower_Byte_Lane = Address_N (INT(Address_N / Data_Bus_Bytes) x Data_Bus_Bytes； Upper_Byte_Lane = Lower_Byte_Lane + Number_Bytes 1； 傳輸數(shù)據(jù)的范圍在： DATA(8xUpper_Byte_Lane) + 7 : (8 x Lower_Byte_Lane)；,AWCACHE和ARCACHE屬性 AWCACHE3:2和ARCACHE3:2,AWCACHE2和ARCACHE2為讀分配位。 AWCACHE3和ARCACHE3為寫分配位。 對(duì)于讀交易，寫分配位表示： (1) 由于一個(gè)寫交易，位置能預(yù)先在高速緩存Cache中進(jìn)行分 配； (2) 由于其它主設(shè)備的行為，位置能預(yù)先在高速緩存Cache中 進(jìn)行分配； (3) 對(duì)于寫交易，讀分配位表示： (4) 由于一個(gè)讀交易，位置能預(yù)先在高速緩存Cache中進(jìn)行分 配； (5) 由于其它主設(shè)備的行為，位置能預(yù)先在高速緩存Cache中 進(jìn)行分配；,AWCACHE和ARCACHE屬性AWCACHE1和ARCACHE1,AWCACHE1和ARCACHE1在AXI4中表示可修改 位。該位為1時(shí)，表示交易是可修改的，否則交易時(shí)不可 修改的。 1不可修改的交易 不可修改交易不能分割成多個(gè)交易或者與其它交易合 并。交易不可修改時(shí)，下面的參數(shù)是不可修改的：傳輸?shù)?址（AWADDR, ARADDR, AWREGION, ARREGION）、 猝發(fā)大?。ˋWSIZE, ARSIZE）、猝發(fā)長(zhǎng)度（AWLEN, ARLEN）、猝發(fā)類型（AWBURST. ARBURST）、鎖類 型（AWLOCK, ARLOCK）、保護(hù)類型（AWPROT， ARPROT）。,AWCACHE和ARCACHE屬性AWCACHE1和ARCACHE1,不可修改交易中，交易ID和QoS值是可修改的。對(duì) 于猝發(fā)長(zhǎng)度大于16的不可修改的交易，允許分割成多 個(gè)交易。每個(gè)產(chǎn)生的交易都滿足上面的要求，但減少 猝發(fā)長(zhǎng)度，所產(chǎn)生的猝發(fā)地址也相應(yīng)的修改。,AWCACHE和ARCACHE屬性AWCACHE1和ARCACHE1,2可修改的交易 可修改的交易可以通過下面的方法進(jìn)行操作： (1) 交易能分割成多個(gè)交易； (2) 多個(gè)交易能合并成一個(gè)交易； (3) 讀交易能取出比要求多的數(shù)據(jù)； (4) 寫交易能訪問比要求更大的地址范圍，使用寫選通信號(hào) 來保證只更新合理的位置； (5) 可以修改每個(gè)產(chǎn)生交易的傳輸?shù)刂罚ˋWADDR, ARADDR）、猝發(fā)大?。ˋWSIZE, ARSIZE）、猝發(fā)長(zhǎng)度 （AWLEN, ARLEN）、猝發(fā)類型（AWBURST. ARBURST） 但是不能修改鎖類型（AWLOCK, ARLOCK）、保護(hù)類型 （AWPROT，ARPROT）?？尚薷慕灰字?，交易ID和QoS值是 可修改的。,AWCACHE和ARCACHE屬性AWCACHE0和ARCACHE0,AWCACHE0和ARCACHE0表示可緩沖，當(dāng)為 低，AWCACHE0表示寫響應(yīng)由終端設(shè)備發(fā)出，否則 可以有中間設(shè)備發(fā)出。ARCACHE0表示讀數(shù)據(jù)由終 端設(shè)備發(fā)出或者由寫的是最終目的地發(fā)出。,AXI互聯(lián)結(jié)構(gòu)模型,其互聯(lián)結(jié)構(gòu)模型包括： 直通模式； 只轉(zhuǎn)換模式； N-1互聯(lián)模式； 1-N互聯(lián)模式； N-M互聯(lián)模式。 下面對(duì)這幾種互聯(lián)結(jié)構(gòu)模型進(jìn)行介紹:,AXI互聯(lián)結(jié)構(gòu)模型 -直通模式,如圖2.7所示，當(dāng)只有一個(gè)主設(shè)備和一個(gè)從設(shè)備和 AXI互聯(lián)時(shí)，AXI互聯(lián)不執(zhí)行任何轉(zhuǎn)換或流水線功能， AXI互聯(lián)結(jié)構(gòu)退化成直接的線連接。在這種模式下，沒 有延遲存在，同時(shí)不消耗邏輯資源。,AXI互聯(lián)結(jié)構(gòu)模型 -只轉(zhuǎn)換模式,如圖2.8所示，當(dāng)連接一個(gè)主設(shè)備和一個(gè)從設(shè)備時(shí)， AXI互聯(lián)能執(zhí)行不同的轉(zhuǎn)換和流水線功能。這些功能主 要包括： 數(shù)據(jù)寬度轉(zhuǎn)換； 時(shí)鐘速率轉(zhuǎn)化； AXI4-Lite從適應(yīng)； AXI-3從適應(yīng)； 流水線（例如一個(gè)寄存器Slice或者數(shù)據(jù)通道FIFO）。 在只轉(zhuǎn)換模式下，AXI互聯(lián)不包含仲裁、解碼或布線 邏輯，但是可能產(chǎn)生延遲。,AXI互聯(lián)結(jié)構(gòu)模型 -只轉(zhuǎn)換模式,AXI互聯(lián)結(jié)構(gòu)模型 -N-1互聯(lián)模式,如圖2.9所示，AXI互聯(lián)的一個(gè)普通的退化配置模 式是，多個(gè)主設(shè)備訪問一個(gè)從設(shè)備。 典型的情況是，一個(gè)存儲(chǔ)器控制器，很顯然需要仲 裁邏輯。這種情況下，AXI互聯(lián)不需要地址譯碼邏輯 （除非需要確認(rèn)地址的有效范圍）。在這個(gè)配置中， 也執(zhí)行數(shù)據(jù)寬度和時(shí)鐘速率的轉(zhuǎn)換。,AXI互聯(lián)結(jié)構(gòu)模型 -N-1互聯(lián)模式,AXI互聯(lián)結(jié)構(gòu)模型 -1-N互聯(lián)模式,如圖2.10所示，另一個(gè)AXI互聯(lián)退化的結(jié)構(gòu)是，一 個(gè)主設(shè)備，典型的處理器，訪問多個(gè)存儲(chǔ)器映射的從 外設(shè)。在這種模式下，AXI互聯(lián)不執(zhí)行仲裁(在地址和 寫數(shù)據(jù)通道)。,AXI互聯(lián)結(jié)構(gòu)模型 -N-M互聯(lián)模式,AXI互聯(lián)提供了一種共享地址多數(shù)據(jù)流（SAMD） 拓?fù)浣Y(jié)構(gòu)，這種結(jié)構(gòu)中包含稀疏的數(shù)據(jù)交叉開關(guān)連 接，單線程寫和讀地址仲裁。如圖2.11所示，給出了一 種共享寫和讀地址仲裁的N-M的AXI互聯(lián)結(jié)構(gòu)。,AXI互聯(lián)結(jié)構(gòu)模型 -N-M互聯(lián)模式,用戶信號(hào),通常情況下，不推薦使用用戶信號(hào)，因?yàn)樵贏XI4協(xié) 議中沒有定義它們的功能，這樣兩個(gè)元件在不兼容行 為下使用相同的用戶信號(hào)，可能導(dǎo)致互操作性問題。 下面給出每個(gè)AXI4通道的用戶信號(hào)名字： AWUSER：寫地址通道用戶信號(hào)； ARUSER：讀地址通道用戶信號(hào)； WUSER：寫數(shù)據(jù)通道用戶信號(hào)； RUSER：讀數(shù)據(jù)通道用戶信號(hào)； BUSER：寫響應(yīng)通道用戶信號(hào)；,用戶信號(hào),當(dāng)實(shí)現(xiàn)用戶信號(hào)時(shí)，并不要求所有通道支持用戶 信號(hào)。此外，不希望在一個(gè)通用的主設(shè)備和從設(shè)備元 件接口支持用戶信號(hào)。 推薦，包含支持用戶信號(hào)的互聯(lián)元件允許這些信 號(hào)在主設(shè)備和從設(shè)備之間進(jìn)行傳遞。用戶信號(hào)的寬度 在實(shí)現(xiàn)時(shí)定義，在每個(gè)通道的寬度可以不同。,AXI4-Lite功能,AXI4-Lite接口是AXI4接口的子集專用于和元件內(nèi)的 控制寄存器進(jìn)行通信。AXI4-Lite允許構(gòu)建簡(jiǎn)單的元件接 口，這個(gè)接口是較小的，對(duì)設(shè)計(jì)和驗(yàn)證方面的要求更 少。AXI4-Lite接口的關(guān)鍵特性包含： 所有交易的猝發(fā)長(zhǎng)度為1； 所有訪問數(shù)據(jù)的大小和數(shù)據(jù)總線寬度相同； 支持?jǐn)?shù)據(jù)總線寬度為32位或64位（要求64位原子訪問）； 所有的訪問相當(dāng)于AWCACHE和ARCACHE等于b0000(非緩沖和非緩存的)； 不支持互斥性操作；,AXI4-Lite功能,AXI4-Lite功能,支持多個(gè)未完成的交易，但是一個(gè)從設(shè)備的設(shè)計(jì) 允許通過合理的使用握手信號(hào)，對(duì)這種交易進(jìn)行限制。 在AXI-Lite中不支持AXI IDs。這個(gè)定義規(guī)定了所 有的交易必須是順序的，所有的交易必須使用一個(gè)單 獨(dú)固定的ID值。 從設(shè)備可選擇支持AXI ID信號(hào)，這樣允許使用的從 設(shè)備是全AXI接口，而不需要對(duì)接口進(jìn)行修改。,AXI4-Lite功能,AXI4-Lite支持寫選通。這樣允許實(shí)現(xiàn)多個(gè)不同大 小的寄存器，也允許實(shí)現(xiàn)可以使用字節(jié)和半字訪問進(jìn) 行寫操作的存儲(chǔ)器結(jié)構(gòu)。所有的主接口和互聯(lián)必須提 供正確的寫選通信號(hào)。所有的從設(shè)備元件可以選擇是 否使用寫選通信號(hào)。對(duì)于提供類似存儲(chǔ)器行為的從設(shè) 備元件必須充分的支持寫選通。,AXI4-Lite功能,表2.10給出了AXI和AXI4-Lite的互通性。只有主設(shè) 備是AXI和從設(shè)備是AXI-Lite的情況需要特殊的考慮，這 種情況要求反映ID，使用和地址交易相關(guān)的AXI ID，然 后隨讀數(shù)據(jù)或者寫響應(yīng)返回相同的ID號(hào)，這是因?yàn)橹髟O(shè) 備需要返回的ID來正確識(shí)別交易的響應(yīng)。,AXI4-Lite功能,AXI4-Stream功能,AXI4-Stream協(xié)議作為一個(gè)標(biāo)準(zhǔn)的接口，這個(gè)接口 用于連接希望交換數(shù)據(jù)的元件。接口用于將產(chǎn)生數(shù)據(jù) 的一個(gè)主設(shè)備和接收數(shù)據(jù)的一個(gè)從設(shè)備連接。當(dāng)很多 元件和從元件連接時(shí)，也能使用這個(gè)協(xié)議。協(xié)議支持 使用具有相同設(shè)置共享總線的多個(gè)數(shù)據(jù)流，允許建立 一個(gè)互聯(lián)結(jié)構(gòu)，這個(gè)結(jié)構(gòu)能夠執(zhí)行擴(kuò)展、壓縮和路由 操作。 AXI-Stream接口支持很多不同的流類型。流協(xié)議在 傳輸和包之間定義了聯(lián)系。表2