電工電子技術(shù)實驗5.組合邏輯電路設(shè)計實驗.ppt_第1頁
電工電子技術(shù)實驗5.組合邏輯電路設(shè)計實驗.ppt_第2頁
電工電子技術(shù)實驗5.組合邏輯電路設(shè)計實驗.ppt_第3頁
電工電子技術(shù)實驗5.組合邏輯電路設(shè)計實驗.ppt_第4頁
電工電子技術(shù)實驗5.組合邏輯電路設(shè)計實驗.ppt_第5頁
已閱讀5頁，還剩2頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

5.組合邏輯電路設(shè)計實驗,1.簡單組合邏輯電路的設(shè)計及功能測試,實驗?zāi)康?1.了解組合邏輯電路設(shè)計的步驟 2.簡單組合邏輯電路（三變量表決器）設(shè)計及測試 3.練習(xí)設(shè)計簡單的組合邏輯電路 實驗器材與儀器 多功能電子線路實驗箱 雙蹤示波器 數(shù)字器件: 74LS00 74LS86 74LS08 74LS20,1.1簡單組合邏輯電路的設(shè)計及功能測試,實驗內(nèi)容,邏輯抽象:既將文字描述的邏輯命題轉(zhuǎn)換成真值表。首先要分析邏輯命題，確定輸入、輸出變量；然后用二值邏輯的0、1兩種狀態(tài)分別對輸入、輸出變量進行邏輯賦值，即確定0、1的具體含義；最后根據(jù)輸出與輸入之間的邏輯關(guān)系列出真值表。 寫出邏輯表達式：根據(jù)真值表列出邏輯表達式,并進行化簡?；嗊^程中注意“最小化”電路不一定是“最佳化”電路，要從實際出發(fā)，根據(jù)現(xiàn)有的邏輯集成電路進行化簡。 根據(jù)邏輯函數(shù)表達式及選用的邏輯器件畫出邏輯電路圖。,設(shè) 計 流 程,組合邏輯電路設(shè)計及功能測試,（1）用“與非”門設(shè)計一個表決電路。當(dāng)4個輸入端中有3個或4個為“1”時，輸出端才為“1”。 設(shè)計步驟：a.根據(jù)題意列出如下表所示的真值表，再填入卡諾圖。,b.由卡諾圖得出邏輯表達式，并演化成“與非”的形式，即,組合邏輯電路設(shè)計及功能測試（續(xù)）,Z=ABC+BCD+ACD+ABD=,c.根據(jù)邏輯表達式畫出用“與非門”構(gòu)造的邏輯電路，如下圖,（2）用實驗驗證邏輯功能：在實驗裝置的適當(dāng)位置選定3個14P插座，按照集成芯片定位標記插好集成塊。按其真值表要求，逐次改變輸入變量，測量相應(yīng)的輸出值，驗證邏輯功能，測試所設(shè)計的邏輯電路是否符合要求。,2.全加器電路設(shè)計及功能測試,全加器是帶有進位的二進制加法器，邏輯符號如下圖所示，它有三個輸入端An，Bn，Cn-1，Cn-1為低位來的進位輸入端，兩個輸出端Sn，Cn。實現(xiàn)全加器邏輯功能的方案有多種，下圖為用與門、或門和異或門構(gòu)成的全加器。,設(shè)計全加器電路并測試功能,用74LS08、74LS32、74LS86構(gòu)成一位全加

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論