ch2_MCS-51單片機的結構和原理

第2章 MCS-51 單片機的結構與原理,第2章主要內容,2.1 MCS-51單片機的結構 2.2 MCS51單片機引腳及功能 2.3 8051單片機存儲器 2.4 CPU時序 2.5 復位及復位電路 2.6 輸入/輸出端口結構,退出,2.1 MCS-51單片機的結構,2.1.1 MCS-51單片機主要組成,一個8位的微處理器（CPU） 片內數(shù)據(jù)存儲器RAM（128B/256B） 片內程序存儲器ROM/EPROM(4KB/8KB) 四個8位并行I/O接口P0P3,每個口即可做輸入也可做輸出 2個定時器/計數(shù)器 五個中斷源的中斷控制系統(tǒng) 一個全雙工UART(通用異步接收發(fā)送器)的串行I/O口 片內振蕩器和時鐘產生電路,但石英晶體和微調電容需要外接.,MCS-51系列單片機性能表,型號帶“C”表示所用的是CMOS工藝，具有低功耗的特點。如8051功耗為630mW，80C51功耗只有120mW，用于便攜式產品中。,MCS-51單片機典型芯片的性能比較,MCS-51系列單片機有多種產品，典型的為8051/8751/8031，它們的外部引腳和指令系統(tǒng)完全兼容，只是內部程序存儲器的形式不同。 8051: 片內4KBROM,程序在制作芯片時已燒好，適于低成本的大批量生產。 8751: 片內4KBEPROM,價格較貴，適于開發(fā)樣機。 8031: 片內無ROM，需擴展外部程序存儲器。,2.1.2 MCS-51單片機內部結構,中央處理單元(CPU),CPU包括運算器和控制器二大部分： 1 、 運算器 運算器包括算術邏輯部件(ALU)、累加器A、暫存寄存器、寄存器B、程序狀態(tài)寄存器（PSW），十進制調整電路等。運算器主要用于實現(xiàn)算術/邏輯運算及位操作運算。下面介紹運算器的各組成部分。 a、算術邏輯部件ALU b、累加器A c、寄存器B d、程序狀態(tài)字寄存器PSW,2、控制器 控制器包括程序計數(shù)器PC、指令寄存器IR、指令譯碼器ID、振蕩器及定時電路等。 a、程序計數(shù)器PC b、指令寄存器IR及指令譯碼器ID c、振蕩器及定時電路,存儲器,程序存儲器（ROM） 8051及8751的片內程序存儲器容量為4KB，地址從0000H開始，存放程序和表格常數(shù)。 數(shù)據(jù)存儲器（RAM） 8051/8751/8031片內數(shù)據(jù)寄存器為128B,地址為00H7FH,用于存放運算的中間結果、數(shù)據(jù)暫存以及數(shù)據(jù)緩沖等。 8051內部還有SP、DPTR、PCONIE,IP等特殊寄存器,地址為80HFFH。,I/O接口,8051由四個8位并行接口,即P0P3，它們都是雙向端口,每個端口有8條I/O線,均可輸入/輸出。P0P3四個鎖存器同RAM統(tǒng)一編址,可以把I/O口當作一般特殊寄存器來尋址。,2.2 MCS-51單片機引腳及其功能,MCS-51單片機的引腳及邏輯符號圖,MCS-51單片機芯片外形圖,MCS-51單片機有兩種封裝形式： a. 40腳的雙列直插DIP封裝； b. 44腳的PLCC。,（DIP封裝）,電源引腳 Vcc和Vss 時鐘電路引腳XTAL1和XTAL2 XTAL2:接外部晶體和微調電容的一端,在8051片內它是振蕩電路反相放大的輸出端,振蕩電路的頻率就是晶體固有頻率.若需采用外部時鐘電路時該引腳輸入外部時鐘脈沖。 要檢查振蕩電路是否正常,可以示波器查看XTAL2是否有脈沖輸出。 XTAL1:接外部晶體和微調電容的另一端,在片內是振蕩電路反相放大器輸入端,在采用外部時鐘輸入時,該引腳必須接地。,引腳功能,3.控制信號引腳RST,ALE，,EA,RST/VPD :RST復位信號輸入端,高電平有效. 當此輸入端保持兩個機器周期(24個時鐘振蕩周期)的高電平時,就可以完成復位操作。 RST引腳的第二功能是VPD 即備用電源的輸入端。當主電源Vcc 發(fā)生故障，降低到低電平規(guī)定值時，將5V電源自動接到RST端，為RAM提供備用電源，以保證存儲在RAM中的信息不丟失。,ALE/PROG (Address Latch Enable/Programming):地址鎖存允許 當8051上電正常工作后,ALE引腳不斷向外輸出正脈沖信號,此頻率為振蕩周期fosc 的1/6。（該信號可用于判斷8051是否正在正常工作？） CPU訪問外部存儲器時,ALE輸出信號作為鎖存低8位地址的控制信號, 平時不訪問片外存儲器時,ALE端以振蕩頻率的1/6固定輸出。 第二功能PROG:對片內4Kb EPROM的8751編程寫入時的編程脈沖輸入端。,(Program Store Enable):程序存儲器允許輸出信號端,在訪問外部程序存儲器時,此端定時輸出負脈沖作為讀片外存儲器的選通信號,此引腳接EPROM的OE端, 有效,即允許讀EPROM/ROM中的指令碼。,/Vpp(ENABLE ADDRESS/VOLTAGE PULSE OF PROGRAMMING):外部程序存儲器地址允許輸入端/固化編程電源輸入端。,接高電平時,CPU先訪問片內EPROM/ROM,并執(zhí)行內部程序存儲器中的指令,當PC(程序計數(shù)器)的值超過0FFFH時,將自動轉去執(zhí)行片外程序存儲器內的程序。,接低電平時,CPU只訪問片外EPROM/ROM,不管片內是否有程序存儲器,對無片內ROM的8031或8032,需外擴EPROM,此端必須接地,如果有片內ROM的,外擴EPROM的也要將EA接地。,EA,4.輸入/輸出端口P0,P1,P2,P3 P0口(P0.0P0.7):是一個漏極開路的8位準雙向I/O端口,作為漏極開路的輸出端口,每位能驅動8個LS型TTL負載.當P0口作為輸入口使用時,應先向鎖存器寫入全1,此時P0口的全部引腳浮空,可作為高阻抗輸入。 在CPU訪問片外存儲器時,P0口是分時提供8位地址和8位數(shù)據(jù)的復用總線。,P1口(P1.0P1.7):是一個帶內部上拉電阻的8位準雙向I/O端口,每位能驅動4個LS型TTL負載。 當P1口作為輸入口使用時,應先向鎖存器寫入全1,此時P1口的全部引腳由內部上拉電阻拉成高電平。,P2口(P2.0P2.7):是一個內部帶上拉電阻的8位準雙向I/O端口, 每位能驅動4個LS型TTL負載。 在CPU訪問片外存儲器時,P2口輸出高8位地址。 P3口(P3.0P3.7):是一個內部帶上拉電阻的8位準雙向I/O端口, 每位能驅動4個LS型TTL負載。 P3口與其他I/O端有很大區(qū)別,它除作為一般準雙向I/O外,每個引腳還具有第二功能。,2.3 存儲器配置,一般微機:通常只有一個地址空間,ROM和RAM可以隨意安排在這一地址范圍內不同的空間,CPU訪問存儲器時,一個地址對應唯一的存儲器單元,此類結構稱為普林斯頓結構。 8051的存儲器:與典型微機不同，它把程序存儲器和數(shù)據(jù)存儲器截然分開，各有自己的尋址系統(tǒng)、控制信號和功能,這種程序存儲器和數(shù)據(jù)存儲器分開的結構稱為哈佛結構。,物理上分4個存儲器空間 內部程序存儲器 外部程序存儲器 內部數(shù)據(jù)存儲器 外部數(shù)據(jù)存儲器 邏輯上分3個存儲器空間 片內外統(tǒng)一的64KB程序存儲器 256B（含SFR塊）片內數(shù)據(jù)存儲器 64KB片外數(shù)據(jù)存儲器,8051存儲器地址空間分配,在8051單片機的內部集成了4K的程序存儲器和256B的數(shù)據(jù)存儲器，同時還可以使用片外的程序存儲器和數(shù)據(jù)存儲器，其擴展能力都是64K。,64k程序存儲器地址空間,片內外統(tǒng)一編址0000hFFFFh 256B片內數(shù)據(jù)存儲器地址空間,指令用MOVC,指令用MOV,指令用MOVX,64kb片外數(shù)據(jù)存儲器地址空間，0000hFFFFh,注意： 1、訪問片內RAM20H存儲單元； MOV A,20H 2、訪問片外RAM存儲單元； MOV R0,#20h MOVX A,R0 3、盡管片內與片外的RAM單元的00H-FFH地址相重疊，但由于指令的不同不會發(fā)生地址混亂。,2.3.1 程序存儲器地址空間,程序存儲器是存放編好的程序、常數(shù)和表格的，只能讀不能寫。該空間有幾個特殊單元，應用過程中應加以注意。 在MCS-51單片機中，當引腳EA=1時，系統(tǒng)使用片內的ROM；EA=0時，系統(tǒng)使用片外的ROM。 無論是使用片內還是使用片外的ROM（既 EA=1或EA=0），其起始地址都是從0000H單元開始，0000H是系統(tǒng)的啟動地址。 0003H002BH是中斷服務程序入口地址。,8051、52系列保留的存儲單元,8051中斷矢量地址表,思考： 如何合理安排程序存儲器空間？,2.3.2 數(shù)據(jù)存儲器地址空間,片外數(shù)據(jù)存儲器 片內數(shù)據(jù)存儲器 分為兩個部分 ： 1、低128B RAM(00H7FH) 00H1FH，4個通用工作寄存器區(qū) 20H2FH，位地址空間 堆棧的設定 2、高128B特殊功能存儲器 (SFR) （80HFFH）,特殊功能 寄存器 SFR,片內 通用數(shù)據(jù) 存儲器,80H 7FH,00H,FFH,片外數(shù)據(jù) 存儲器 64KB,0000H,FFFFH,低128Bytes RAM,高128bytes RAM,R0R7寄存器分配,思考： 工作寄存器為何分為四組，如何正確使用工作寄存器？,片內 RAM（20H-2FH）中的位尋址區(qū)結構圖,2FH,20H,字節(jié)地址,位地址,位尋址區(qū)內的地址是位地址。共有00-7FH（共128個位）； 要區(qū)分字節(jié)地址和位地址這兩個不同的地址概念： 從物理的角度：每一個字節(jié)地址內包含了8個位，既： D7，D6，D5，D4，D3，D2，D1，D0 （我們提到的RAM地址一般都是指字節(jié)地址）。 從邏輯的角度：字節(jié)地址和位地址是靠不同類型的指令來 區(qū)分的。如， MOV A， 20H ；將RAM的20單元內容送累加器A； MOV C ，20H ；將RAM位尋址區(qū)中20H位送CY中。 在這二個例子中，第一條指令為字節(jié)傳送指令，既20H為字節(jié)地址；第二個例子中的指令為位操作指令，20H為位地址。有關詳細內容將在后續(xù)章節(jié)中描述。,堆棧的設定 設置在內部數(shù)據(jù)存儲器，理論深度最大為128字節(jié)，但實際小很多。堆棧指針是8位SP寄存器，復位后SP=07H，建議SP=30H以上（如：5FH）。SP總是指向棧頂，堆棧是向上生成的，即入棧時SP加1，出棧時SP減1。,堆棧操作過程： 進棧: PUSH ACC指令（設 SP=07H） 1，SP+1送SP，此時SP=08H； 2，ACC送RAM的08H單元； 出棧: POP ACC （設SP=08H）； 1，將RAM 中08H單元內容送A； 2，SP-1送SP ，此時SP=07H。,07H,SP,RAM,x,累加器A,堆棧操作示意圖,08H 07H,思考： 復位后8051堆棧最大容量是多少？,特殊功能寄存器： 共22個（3個只屬52子系列），PC在物理上是獨立的，其余21個分布在SFR區(qū)，共占26個字節(jié)（5個雙字節(jié)寄存器）。 這21個中，有11個寄存器具有位尋址功能，即寄存器中的每位都具有位地址，它們的特點是字節(jié)地址正好能被8整除。,注意： 1、128B的SFR區(qū)中僅有26B是有定義的，若訪問沒有定義的單元，將得到一個不確定的隨機數(shù)。 2、訪問SFR時只能采用直接尋址方式。,特殊功能寄存器簡介,程序計數(shù)器PC 16位，尋址范圍64KB,用于安放下一條要執(zhí)行的指令地址，在物理上是獨立的。 累加器A(ACC) 8位，是CPU中工作最頻繁的，大部分操作數(shù)取自累加器，運算結果也存放在A中。 B寄存器 8位，用于乘除指令中，對其他指令可作RAM中的一個單元用。,程序狀態(tài)字（或標志寄存器）PSW 8位，存放運算結果的一些狀態(tài)信息，各位含義如下：,CY（PSW.7）：進位標志位。在進行加法（或減法）運算時，若運算結果最高位有進位或借位，則CY自動置“1”，否則CY置“0”，在進行布爾操作運算時，CY（簡稱C）作為布爾處理器。 AC：輔助進位標志位。當進行加法或減法時，若低4位向高4位有進位（或借位）時，AC被置“1”，否則AC被置“0”。在十進制調整指令中AC還作為十進制調整的判別位。 F0：用戶標志位。用戶可用軟件對F0位置“1”或清“0”以決定程序的流向。,OV：溢出標志位，當運算結果溢出時OV為“1”，否則為“0”，此標志位反映了帶符號數(shù)運算結果是否溢出。OV的結果可以用一個算法來表示: OV=CPCS 其中:CP為A7的進位；CS為A6的進位。 PSW.1：未定義位。 P（PSW.0）：奇偶標志位。當累加器A中“1”的個數(shù)為奇數(shù)時，P置“1”，否則P置“0”。此位反映累加器A中內容“1”的奇偶性，它常常用于單片機間通信。 RS1、RS0：工作寄存器區(qū)選擇位。用來選擇當前工作的寄存器區(qū)。用戶通過改變RS1 、RS0的內容來選擇當前工作寄存器區(qū)。RS1、RS0的內容與工作寄存器區(qū)的對應關系如表2-1所示。,棧指針SP 8位，指示堆棧頂部在內部RAM中的位置，初始化SP=07H,可重新設定SP初值，當SP初值，堆棧深度。指令系統(tǒng)中的棧操作指令是：PUSH，POP。 數(shù)據(jù)指針DPTR 16位，可分作DPH、DPL兩個獨立的8位寄存器，也可作位16位DPTR處理。主要用來保持16位地址，對外部數(shù)據(jù)存儲器進行尋址，也可用于訪問程序存儲器。如： MOVX A,DPTR MOVC A,A+DPTR,端口P0P3 8位，分別是I/O端口P0P3的鎖存器。 SFR中的P0-P3實際上就是I/O端口的數(shù)據(jù)鎖存器。與RAM中的任意一個單元一樣，P0-P3都有自己的RAM地址：80H、90H、A0H、B0H。所以，在51單片機中的輸入、輸出操作實際上就是個普通的RAM單元操作一樣：如 輸出指令 MOV 80H,A ；將累加器中的數(shù)據(jù)送到P0口輸出 輸入指令 MOV A,90H ；將P1口的數(shù)據(jù)輸入到累加器A中 即MCS-51的指令系統(tǒng)中沒有專用的輸入、輸出（IN、OUT）指令，而是把P0-P3作為普通的內存單元來使用。,串行數(shù)據(jù)緩沖器SBUF 8位，用于存放欲發(fā)送或接收的數(shù)據(jù)。實際上是兩個獨立的寄存器，一個是發(fā)送緩沖器，另一個是接收緩沖器。 定時器/計數(shù)器TH0,TL0,TH1,TL1,TH2,TL2(52子系列) 其它控制寄存器IP,IE,TMOD,TCON,SCON,PCON,MCS-51對外部數(shù)據(jù)存儲器的擴展能力為64KB，采用間接尋址方式訪問。 8位地址寄存器：R0，R1 16位地址寄存器：DPTR,外部數(shù)據(jù)存儲器（I/O）,例： MOV R0，#20H ；將外部RAM單元地址20H送R0寄存器 MOVX A，R0 ；從外部RAM20H單元取數(shù)據(jù)到累加器A 這里使用了R0做間址寄存器,所以尋址范圍為256B。 例： MOV DPTR,#2000H ；將外部 RAM 單元的地址的2000送DPTR MOVX A ，DPTR ；從外部 RAM 2000H單元中取數(shù)據(jù)到A 這里使用了16位的寄存器DPTR，所以尋址范圍為64KB。,2.4 CPU時序,2.4.1 片內振蕩器及時鐘信號產生 2.4.2 機器周期和指令周期 2.4.3 CPU取指和執(zhí)行周期時序,2.4.1 時鐘電路,內部方式時鐘電路,電容C1和C2取值： 30pF左右 振蕩頻率范圍: 1.212MHz,外接時鐘源接法,該方式常用于多塊8051芯片同時工作，以便同步。,8051片內振蕩器及時鐘發(fā)生器,2.4.2 時序,基本概念 （1）振蕩周期 振蕩周期指為單片機提供定時信號的振蕩源的周期，即晶體振蕩器直接產生的振蕩信號的振蕩周期。,(2)時鐘周期(狀態(tài)周期 ) 時鐘周期是振蕩周期的兩倍。是對振蕩器2分頻的信號。時鐘周期又稱狀態(tài)周期，用S來表示，一個時鐘周期，分為兩個節(jié)拍，P1和P2節(jié)拍。P1節(jié)拍通常完成算術邏輯操作，P2節(jié)拍通常完成內部寄存器間數(shù)據(jù)的傳遞。 (3)機器周期 一個機器周期由12個振蕩周期即6個狀態(tài)周期組成，即S1S6，如果把一條指令的執(zhí)行過程劃分為幾個基本操作，則完成一個基本操作所需的時間稱為機器周期。 (3)指令周期 指令周期是執(zhí)行一條指令所需的全部時間。MCS-51單片機的指令周期通常由14個機器周期組成。,補充一個概念 指令的字節(jié)數(shù)：一條指令所占內存單元的數(shù)量。 MCS-51單片機的指令系統(tǒng)中有： 單字節(jié)指令（占用1個ROM字節(jié)） ； 雙字節(jié)指令（占用2個ROM字節(jié)） ； 三字節(jié)指令（占用3個ROM字節(jié)） 。 思考： 指令的字節(jié)數(shù)與指令執(zhí)行的時間有關系嗎？ 是否指令的字節(jié)數(shù)越多，其執(zhí)行的時間就越長？ 指令的字節(jié)數(shù)越少，執(zhí)行就越快？,機器周期、狀態(tài)周期、振蕩周期之間的關系： 1機器周期=6狀態(tài)周期=12振蕩周期 例：已知fosc=12MHz，則1機器周期= 1/12s121=1s 指令的運算速度與它所包含的機器周期數(shù)有關。機器周期數(shù)越少，執(zhí)行的速度就越快。 MCS-51單片機的指令系統(tǒng)除了乘、除法指令為四個機器周期外,其余都是單周期和雙周期指令。,CPU取指、執(zhí)行周期時序 每條指令的執(zhí)行都包括取指和執(zhí)行兩個階段，典型指令的取指和執(zhí)行指令時序如下頁圖：,幾 種 典 型 的 取 指 和 執(zhí) 行 時 序,2.5 復位及復位電路,2.5.1 復位操作 復位是單片機的初始化操作,其主要功能是把PC初始化為0000H,使單片機從0000H單元開始執(zhí)行程序。 除PC外，復位操作還會影響其他一些寄存器，如下表所示。,2.5.2 復位信號及其產生,RST引腳是復位信號的輸入端，復位信號高電平有效，其有效時間應持續(xù)24個振蕩周期（即兩個機器周期）以上。 如使用6MHz的晶振，則復位信號持續(xù)時間應超過4us才能完成復位操作。,2.5.3 復位電路,復位操作有上電自動復位和按鍵手動復位兩種.,2.6 輸入/輸出端口結構,8051框圖中沒有像8086CPU一樣明確表示出地址線和數(shù)據(jù)線，它的數(shù)據(jù)線和地址線是由并行端口引出的，以使有限的引腳能完成更多的功能。 P0P3每個端口都有一個鎖存器，即特殊功能寄存器P0P3，一個輸出驅動器和兩個三態(tài)緩沖器（P3口為3個），這種結構在數(shù)據(jù)輸出時可一直鎖存保存不變，但對輸入信號是不鎖存的，所以外設欲輸入的數(shù)據(jù)必須保持到取數(shù)指令執(zhí)行為止。,2.6.1 P0口,圖3 P0某位結構圖,作一般（通用）I/O口：,控制信號=0，模擬轉換開關將輸出級T2與鎖存器的 Q端接通。 輸出級是開漏電路，輸出時需外接上拉電阻才能獲得高電平輸出。 輸入結構中有兩個緩沖器是為適應“讀修改寫”這樣的指令。如：ANL P0,A指令，不是讀引腳上的數(shù)據(jù)，而是讀D鎖存器中的數(shù)據(jù)。 是準雙向口，輸入數(shù)據(jù)時應先向端口寫“1”，使兩個FET均截止，然后作高阻抗輸入。（復位時已是1）,作低8位地址/數(shù)據(jù)總線口：,控制信號=1，模擬轉換開關把CPU內部地址/數(shù)據(jù)總線經反向器與驅動場效應管T2接通。 作總線時，上下兩個FET處于反相，構成推拉式的輸出電路，不需外接上拉電阻，且大大提高了負載能力。當訪問外部存儲器時，CPU自動向端口寫入FFH，所以對用戶而言P0口作地址/數(shù)據(jù)總線時是一個真正的雙向口。 當P0口已作地址/數(shù)據(jù)總線口時，就不能作一般I/O口。,2.6.2 P1口,圖4 P1某位結構圖,P1口是一個標準的準雙向口，內部接有上拉電阻，在組成應用系統(tǒng)時，往往作通用的I/O口使用。只是在52子系列中，P1.0和P1.1是多功能的。 P1.0：作定時器/計數(shù)器2的外部輸入端。 P1.1：作定時器/計數(shù)器2的外部控制輸入端。,2.6.3 P2口,圖5 P2某位結構圖,P2口與P0口結構類似，由控制信號控制模擬轉換開關，若接通上邊，則地址信號加到輸出線路，若接通下邊，則鎖存器Q端與輸出線路接通，P2口作一般I/O口。 作一般（通用）I/O口： 準雙向口，內部接有上拉電阻（同P1，P3口）。 作高8位地址總線口： 用于輸出高8位地