項目四計數(shù)分頻電路設(shè)計與裝調(diào).ppt

項目四 計數(shù)分頻電路設(shè)計與裝調(diào),專題1 二進(jìn)制計數(shù)器 專題2 十進(jìn)制計數(shù)器 專題3 任意進(jìn)制計數(shù)器 專題4 寄存器和移位寄存器 任務(wù)1 二十四進(jìn)制計數(shù)器的仿真與測試 任務(wù)2 二十四進(jìn)制計數(shù)器的制作與測試,本項目就是通過對給定十進(jìn)制同步計數(shù)器CD4518功能表的分析，結(jié)合計數(shù)分頻電路的學(xué)習(xí)，設(shè)計、制作與調(diào)試24進(jìn)制計數(shù)器電路。項目電路的功能是對輸入脈沖的個數(shù)進(jìn)行遞增計數(shù)，將計數(shù)器D4518輸出的二進(jìn)制代碼輸入到由74LS48和數(shù)碼管組成的譯碼顯示電路，并通過譯碼顯示電路將所計的脈沖數(shù)顯示出來。 項目中專題部分詳細(xì)的介紹了計數(shù)器的工作原理和時序電路的分析方法，集成計數(shù)器的工作原理及計數(shù)器的電路設(shè)計，寄存器的工作原理和功能應(yīng)用。 大家在學(xué)習(xí)過程中要重點把握兩點：一是要能夠熟練應(yīng)用時序電路分析方法判斷進(jìn)制時序電路的邏輯功能；二是要能夠根據(jù)集成計數(shù)器的功能表熟練設(shè)計不同進(jìn)制計數(shù)器。,專題1 二進(jìn)制計數(shù)器,4.1.1時序電路分析方法 1確定電路時鐘脈沖觸發(fā)方式，寫時鐘方程 時序電路可分為同步和異步電路。同步時序電路中各觸發(fā)器的時鐘端均與總時鐘端相連，即CP1=CP2=CP，這樣在分析電路時每一個觸發(fā)器所受的時鐘控制是相同的。異步時序電路中各觸發(fā)器的時鐘端不是完全相同的，故在分析電路時需要分別考慮，以確定各觸發(fā)器的翻轉(zhuǎn)條件。 2列方程組：驅(qū)動方程 、次態(tài)方程、輸出方程 驅(qū)動方程即為各觸發(fā)器輸入信號的邏輯表達(dá)式，它們決定著觸發(fā)器次態(tài)方程，驅(qū)動方程必須根據(jù)邏輯圖的連線得出。次態(tài)方程也稱狀態(tài)方程，它表示了觸發(fā)器次態(tài)和現(xiàn)態(tài)之間的關(guān)系，它是將各觸發(fā)器驅(qū)動方程代入特性方程而得到的。若電路有外部輸出，如計數(shù)器的進(jìn)位輸出等，可寫出電路的輸出方程。 3列狀態(tài)轉(zhuǎn)換表、畫狀態(tài)轉(zhuǎn)換圖、時序圖 狀態(tài)轉(zhuǎn)換表是將電路所有現(xiàn)態(tài)依次列舉出來，再分別代入狀態(tài)方程中求出相應(yīng)的次態(tài)并列成表。狀態(tài)轉(zhuǎn)換圖是將狀態(tài)轉(zhuǎn)換表變成了圖形的形式，時序圖即為該電路的波形圖。,4分析電路邏輯功能，判斷是否具有自啟動功能 以上歸納的只是一般的分析方法，在分析每個具體的電路時不一定都需要按上述步驟按部就班地進(jìn)行。例如對于一些簡單的電路，有時可以直接列出狀態(tài)轉(zhuǎn)換表并得到狀態(tài)轉(zhuǎn)換圖。 此外，在分析異步時序邏輯電路時，原則上仍然可以按上述步驟進(jìn)行。不過由于異步時序邏輯電路中的觸發(fā)器不是共用同一個時鐘信號，所以每次電路狀態(tài)發(fā)生轉(zhuǎn)換時，不一定每一個觸發(fā)器都有時鐘（觸發(fā)）信號到達(dá)，而且加到不同觸發(fā)器上的時鐘信號在時間上也可能有先有后。而只有在時鐘信號到達(dá)時，觸發(fā)器才會按照狀態(tài)方程決定的次態(tài)翻轉(zhuǎn)，否則觸發(fā)器的狀態(tài)將保持不變。因此，在每次電路狀態(tài)轉(zhuǎn)換時，必須首先確定每一個觸發(fā)器是否會有時鐘信號到達(dá)以及到達(dá)的時間，然后才能按狀態(tài)方程確定它的次態(tài)。顯然，異步時序邏輯電路的分析要比同步時序邏輯電路的分析更復(fù)雜一些。,【例4.1】 判斷下圖的電路功能。,（1）寫出時鐘方程 CP0=CP1=CP2=CP （2）寫出驅(qū)動方程 J0=Q2，K0=Q2 ;J1=Q0,K1=Q0 ; J2=Q1Q0,K2=Q2 （3）寫出次態(tài)方程 Q0n+1 =Q2Q0+Q2Q0; Q1n+1 =Q1Q0+Q1Q0 ;Q2n+1 =Q2Q1Q0 （4）列出狀態(tài)轉(zhuǎn)換表 （5）畫出狀態(tài)轉(zhuǎn)換圖 （6）歸納邏輯功能 該電路是一個 同步5進(jìn)制加法計數(shù)器 ， 具有 自啟動功能。,狀態(tài)轉(zhuǎn)換表,狀態(tài)轉(zhuǎn)換圖,4.1.2異步二進(jìn)制計數(shù)器,計數(shù)器：用以統(tǒng)計輸入時鐘脈沖CP個數(shù)的電路。 計數(shù)器的分類： 1按計數(shù)進(jìn)制分 二進(jìn)制計數(shù)器：按二進(jìn)制數(shù)運(yùn)算規(guī)律進(jìn)行計數(shù)的電路稱作二進(jìn)制計數(shù)器。 十進(jìn)制計數(shù)器：按十進(jìn)制數(shù)運(yùn)算規(guī)律進(jìn)行計數(shù)的電路稱作十進(jìn)制計數(shù)器。 任意進(jìn)制計數(shù)器：二進(jìn)制計數(shù)器和十進(jìn)制計數(shù)器之外的其它進(jìn)制計數(shù)器統(tǒng)稱為任意進(jìn)制計數(shù)器。 二進(jìn)制計數(shù)器是結(jié)構(gòu)最簡單的計數(shù)器，但應(yīng)用很廣。,2按數(shù)字的變化規(guī)律 加法計數(shù)器：隨著計數(shù)脈沖的輸入作遞增計數(shù)的電路稱作加法計數(shù)器。 減法計數(shù)器：隨著計數(shù)脈沖的輸入作遞減計數(shù)的電路稱作減法計數(shù)器。 加/減計數(shù)器：在加/減控制信號作用下，可遞增計數(shù)，也可遞減計數(shù)的電路，稱作加/減計數(shù)器，又稱可逆計數(shù)器。 也有特殊情況，不作加/減，其狀態(tài)可在外觸發(fā)控制下循環(huán)進(jìn)行特殊跳轉(zhuǎn)，狀態(tài)轉(zhuǎn)換圖中構(gòu)成封閉的計數(shù)環(huán)。 3按計數(shù)器中觸發(fā)器翻轉(zhuǎn)是否同步分 異步計數(shù)器：計數(shù)脈沖只加到部分觸發(fā)器的時鐘脈沖輸入端上，而其它觸發(fā)器的觸發(fā)信號則由電路內(nèi)部提供，應(yīng)翻轉(zhuǎn)的觸發(fā)器狀態(tài)更新有先有后的計數(shù)器，稱作異步計數(shù)器。 同步計數(shù)器：計數(shù)脈沖同時加到所有觸發(fā)器的時鐘信號輸入端，使應(yīng)翻轉(zhuǎn)的觸發(fā)器同時翻轉(zhuǎn)的計數(shù)器，稱作同步計數(shù)器。,異步計數(shù)器的計數(shù)脈沖沒有加到所有觸發(fā)器的CP端。 當(dāng)計數(shù)脈沖到來時，各觸發(fā)器的翻轉(zhuǎn)時刻不同。分析時，要特別注意各觸發(fā)器翻轉(zhuǎn)所對應(yīng)的有效時鐘條件。 異步二進(jìn)制計數(shù)器是計數(shù)器中最基本最簡單的電路，它一般由接成計數(shù)型的觸發(fā)器連接而成，計數(shù)脈沖加到最低位觸發(fā)器的CP端，低位觸發(fā)器的輸出Q作為相鄰高位觸發(fā)器的時鐘脈沖。 1異步二進(jìn)制加法計數(shù)器 必須滿足二進(jìn)制加法原則：逢二進(jìn)一（1+1=10，即Q由10時有進(jìn)位。） 組成二進(jìn)制加法計數(shù)器時，各觸發(fā)器應(yīng)當(dāng)滿足： 每輸入一個計數(shù)脈沖，觸發(fā)器應(yīng)當(dāng)翻轉(zhuǎn)一次（即用T觸發(fā)器）； 當(dāng)?shù)臀挥|發(fā)器由1變?yōu)?時，應(yīng)輸出一個進(jìn)位信號加到相鄰高位觸發(fā)器的計數(shù)輸入端。,（1）JK觸發(fā)器構(gòu)成的3位異步二進(jìn)制加法計數(shù)器（用CP脈沖下降沿觸發(fā)） 電路組成,3位異步二進(jìn)制加法計數(shù)器, 工作原理, 計數(shù)器的狀態(tài)轉(zhuǎn)換表,3位二進(jìn)制加法計數(shù)器狀態(tài)轉(zhuǎn)換表, 時序圖,3位二進(jìn)制加法計數(shù)器的時序圖, 狀態(tài)轉(zhuǎn)換圖,3位二進(jìn)制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖,圓圈內(nèi)表示Q2Q1Q0的狀態(tài),用箭頭表示狀態(tài)轉(zhuǎn)換的方向, 結(jié)論,如果計數(shù)器從000狀態(tài)開始計數(shù)，在第八個計數(shù)脈沖輸入后，計數(shù)器又重新回到000狀態(tài)，完成了一次計數(shù)循環(huán)。所以該計數(shù)器是八進(jìn)制加法計數(shù)器或稱為模8加法計數(shù)器。,如果計數(shù)脈沖CP的頻率為f0，那么Q0輸出波形的頻率為1/2f0，Q1輸出波形的頻率為1/4 f0，Q2輸出波形的頻率為1/8 f0。這說明計數(shù)器除具有計數(shù)功能外，還具有分頻的功能。,（2）由D觸發(fā)器構(gòu)成的3位異步二進(jìn)制加法計數(shù)器（用CP脈沖上升沿觸發(fā)）,由D觸發(fā)器構(gòu)成的3位異步二進(jìn)制加法計數(shù)器 (a) 電路圖 （b）時序圖,2異步二進(jìn)制減法計數(shù)器,必須滿足二進(jìn)制數(shù)的減法運(yùn)算規(guī)則：0-1不夠減，應(yīng)向相鄰高位借位，即10-11。 組成二進(jìn)制減法計數(shù)器時，各觸發(fā)器應(yīng)當(dāng)滿足： 每輸入一個計數(shù)脈沖，觸發(fā)器應(yīng)當(dāng)翻轉(zhuǎn)一次（即用T觸發(fā)器）； 當(dāng)?shù)臀挥|發(fā)器由0變?yōu)?時，應(yīng)輸出一個借位信號加到相鄰高位觸發(fā)器的計數(shù)輸入端。,JK觸發(fā)器組成的3位異步二進(jìn)制減法計數(shù)器（用CP脈沖下降沿觸發(fā)）。,3位異步二進(jìn)制減法計數(shù)器 (a)邏輯圖 ( b)時序圖,3位二進(jìn)制減法計數(shù)器狀態(tài)表,3位異步二進(jìn)制減法計數(shù)器的狀態(tài)轉(zhuǎn)換圖,圓圈內(nèi)表示Q2Q1Q0的狀態(tài),用箭頭表示狀態(tài)轉(zhuǎn)換的方向,異步二進(jìn)制計數(shù)器的構(gòu)成方法可以歸納為： N位異步二進(jìn)制計數(shù)器由N個計數(shù)型（T）觸發(fā)器組成。 若采用下降沿觸發(fā)的觸發(fā)器 加法計數(shù)器的進(jìn)位信號從Q端引出 減法計數(shù)器的借位信號從Q端引出 若采用上升沿觸發(fā)的觸發(fā)器 加法計數(shù)器的進(jìn)位信號從Q端引出 減法計數(shù)器的借位信號從Q端引出 N位二進(jìn)制計數(shù)器可以計2N個數(shù)，所以又可稱為2N進(jìn)制計數(shù)器。,異步計數(shù)器的特點： 異步計數(shù)器的最大優(yōu)點是電路結(jié)構(gòu)簡單。其主要缺點是：由于各觸發(fā)器翻轉(zhuǎn)時存在延遲時間，級數(shù)越多，延遲時間越長，因此計數(shù)速度慢；同時由于延遲時間在有效狀態(tài)轉(zhuǎn)換過程中會出現(xiàn)過渡狀態(tài)造成邏輯錯誤。 基于上述原因，在高速的數(shù)字系統(tǒng)中，大都采用同步計數(shù)器。,5.2.2 同步二進(jìn)制計數(shù)器 同步計數(shù)器中，各觸發(fā)器的翻轉(zhuǎn)與時鐘脈沖同步。 同步計數(shù)器的工作速度較快，工作頻率也較高。 1同步二進(jìn)制加法計數(shù)器 （1）設(shè)計思想： 所有觸發(fā)器的時鐘控制端均由計數(shù)脈沖CP輸入，CP的每一個觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新。 應(yīng)控制觸發(fā)器的輸入端，可將觸發(fā)器接成T觸發(fā)器。 當(dāng)?shù)臀徊幌蚋呶贿M(jìn)位時，令高位觸發(fā)器的T0，觸發(fā)器狀態(tài)保持不變； 當(dāng)?shù)臀幌蚋呶贿M(jìn)位時，令高位觸發(fā)器的T=1，觸發(fā)器翻轉(zhuǎn)，計數(shù)加1。,（2）當(dāng)?shù)臀蝗?時再加1，則低位向高位進(jìn)位。 1110 111100 11111000 1111110000 可得到T的表達(dá)式為：,T0=J0=K0=1 T1=J1=K1= Q0 T2=J2=K2= Q1Q0 T3=J3=K3= Q2Q1Q0,4位二進(jìn)制加法計數(shù)器的狀態(tài)轉(zhuǎn)換表,4位同步二進(jìn)制加法計數(shù)器的時序圖,4位同步二進(jìn)制加法計數(shù)器,T0=J0=K0=1 T1=J1=K1= Q0 T2=J2=K2= Q1Q0 T3=J3=K3= Q2Q1Q0,2同步二進(jìn)制減法計數(shù)器,（1）設(shè)計思想： 所有觸發(fā)器的時鐘控制端均由計數(shù)脈沖CP輸入，CP的每一個觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新。 應(yīng)控制觸發(fā)器的輸入端，可將觸發(fā)器接成T觸發(fā)器。 當(dāng)?shù)臀徊幌蚋呶唤栉粫r，令高位觸發(fā)器的T0，觸發(fā)器狀態(tài)保持不變； 當(dāng)?shù)臀幌蚋呶唤栉粫r，令高位觸發(fā)器的T=1，觸發(fā)器翻轉(zhuǎn)，計數(shù)減1。,（2）觸發(fā)器的翻轉(zhuǎn)條件是：當(dāng)?shù)臀挥|發(fā)器的Q端全1時再減1，則低位向高位借位。 1011 100111 10001111 1000011111 可得到T的表達(dá)式為：,4位二進(jìn)制減法計數(shù)器的狀態(tài)轉(zhuǎn)換表,3同步二進(jìn)制可逆計數(shù)器 將加法和減法計數(shù)器綜合起來，由控制門進(jìn)行轉(zhuǎn)換，可得到可逆計數(shù)器。 S為加減控制端 S=1時，加法計數(shù) S=0時，減法計數(shù),4位同步二進(jìn)制可逆計數(shù)器,專題2 十進(jìn)制計數(shù)器,雖然二進(jìn)制計數(shù)器有電路結(jié)構(gòu)簡單、運(yùn)算方便等優(yōu)點，但人們?nèi)粤?xí)慣于用十進(jìn)制計數(shù)，特別是當(dāng)二進(jìn)制數(shù)的位數(shù)較多時，要較快地讀出數(shù)據(jù)就比較困難。因此，數(shù)字系統(tǒng)中經(jīng)常要用到十進(jìn)制計數(shù)器。 十進(jìn)制計數(shù)器的每一位計數(shù)單元需要有十個穩(wěn)定的狀態(tài)，分別用09十個數(shù)碼表示。直接找到一個具有十個穩(wěn)定狀態(tài)的元件是非常困難的。目前廣泛采用的方法，是用若干個最簡單的具有兩個穩(wěn)態(tài)的觸發(fā)器組合成一位十進(jìn)制計數(shù)器。如果用M表示要求的計數(shù)器的模數(shù)，N表示組成計數(shù)器的觸發(fā)器個數(shù)，則應(yīng)有2NM的關(guān)系。對于十進(jìn)制計數(shù)器而言，M=10，則N至少為4，即由四位觸發(fā)器組成一位十進(jìn)制計數(shù)器。前面已經(jīng)討論了，四位觸發(fā)器可組成四位二進(jìn)制計數(shù)器，有16個狀態(tài)，用其組成十進(jìn)制計數(shù)器只需10個狀態(tài)來分別對應(yīng)09十個數(shù)碼，而需剔除其余的6個狀態(tài)。這種表示一位十進(jìn)制數(shù)的一組四位二進(jìn)制數(shù)碼，稱為二一十進(jìn)制代碼或稱BCD碼，所以十進(jìn)制計數(shù)器也常稱為二一十進(jìn)制計數(shù)器。 從四位二進(jìn)制的16組數(shù)碼中選取10組二一十進(jìn)制代碼的方法稱為編碼，常見的BCD碼有“8421”碼、“2421”碼、“5421”碼等。下面通過兩個具體電路來說明十進(jìn)制計數(shù)器的功能及分析方法。,下圖是兩個異步十進(jìn)制計數(shù)器的邏輯電路圖，從圖中可見，各觸發(fā)器的時鐘脈沖端不受同一脈沖控制，各個觸發(fā)器的翻轉(zhuǎn)除受J、K端控制外還要看是否具備翻轉(zhuǎn)的時鐘條件。,異步10進(jìn)制計數(shù)器,圖(a)所示的電路分析步驟如下。,(1)寫出時鐘方程 CP1=CP,CP2=Q1,CP3=CP,CP0=Q3,(2)寫出驅(qū)動方程 J1=Q3,K1=1;J2=1,K2=1;J3=Q2Q1,K3=1;J0=1,K0=1 (3)寫出次態(tài)方程此時要特別注意各觸發(fā)器次態(tài)變化的時刻Q1n+1=Q3Q1 CP1 Q2n+1 =Q2 CP2 Q3n+1 =Q3Q2Q1 CP3 Q0n+1 =Q1 CP0 (4)列出狀態(tài)轉(zhuǎn)換表,圖(a)的狀態(tài)轉(zhuǎn)換表,由上表可畫出圖(a)的時序圖和狀態(tài)轉(zhuǎn)換圖。由轉(zhuǎn)換圖可知該電路是具有自啟動功能的。,圖(a)的時序圖和狀態(tài)轉(zhuǎn)換圖,(5)歸納邏輯功能 由狀態(tài)轉(zhuǎn)換表、時序圖或狀態(tài)轉(zhuǎn)換圖均可得出，圖 (a)所示電路是5421 BCD碼的異步十進(jìn)制加法計數(shù)器。將圖 (a)中高位觸發(fā)器移至低位，即為圖 (b)所示電路。,圖(b)的狀態(tài)轉(zhuǎn)換表,按照上述方法，可列出圖 (b)的狀態(tài)轉(zhuǎn)換表及時序圖和全狀態(tài)轉(zhuǎn)換圖?？梢?，圖 (b)是8412 BCD碼的異步加法計數(shù)器，也具有自啟動功能。,圖(b)的全狀態(tài)轉(zhuǎn)換圖和時序圖,專題3 任意進(jìn)制計數(shù)器,4.3.1異步集成計數(shù)器7490 1.邏輯符號 7490的全稱為二一五一十進(jìn)制計數(shù)器，邏輯符號如圖。其芯片具有14個外引線端子，電源Ucc(5端)、地GND(10端)及空端子(4、13端)未在圖中表示出來。,2電路功能,復(fù)位 當(dāng)復(fù)位輸入端R01R02=1、置9輸入端S91S92=0時，使各觸發(fā)器清零，實現(xiàn)計數(shù)器清零功能。 置9 當(dāng)置9輸入端S91S92=1、復(fù)位輸入端R01R02=0時，可實現(xiàn)計數(shù)器置9功能；即當(dāng)計數(shù)器連接成8421BCD碼方式，則置9為1001；當(dāng)計數(shù)器連接成5421BCD碼方式，則置9為1100。 因復(fù)位和置9均不需要時鐘脈沖作用，因此又稱為異步復(fù)位和異步預(yù)置9。 計數(shù) 當(dāng)S91S92=0和R01R02=0時，各觸發(fā)器恢復(fù)觸發(fā)器功能而實現(xiàn)計數(shù)功能。究竟按什么進(jìn)制計數(shù)，則依據(jù)外部接線情況而定，可分別實現(xiàn)二、五、十等進(jìn)制計數(shù)。時鐘脈沖CPA、CPB下降沿有效。,7490功能表,3構(gòu)成任意進(jìn)制計數(shù)器,例1 用7490構(gòu)成六進(jìn)制加法計數(shù)器。,解： 上圖(a)是一個用7490集成計數(shù)器構(gòu)成的六進(jìn)制計數(shù)器；(b)是它的時序圖。圖中，將QA接CPB，計數(shù)脈沖由CPA接入，使7490連接成8421BCD碼加計數(shù)器；若將QC、QB反饋至R01和R02端，當(dāng)計數(shù)至0110時，迫使計數(shù)器復(fù)位。因此計數(shù)器實際計數(shù)循環(huán)為00000101六個有效狀態(tài)，跳過了01101001四個無效狀態(tài)，構(gòu)成模6計數(shù)器。從時序圖可見，“0110”狀態(tài)有一個極短暫的過程，一旦計數(shù)器復(fù)位該狀態(tài)就消失了。 這種用反饋復(fù)位使計數(shù)器清零跳過無效狀態(tài)，構(gòu)成所需進(jìn)制計數(shù)器的方法，稱為“反饋復(fù)位法”。,例2 用7490構(gòu)成82進(jìn)制計數(shù)器 解：下圖(a)為由兩片7490構(gòu)成的82進(jìn)制計數(shù)器，其中每一片7490均接成8421BCD碼十進(jìn)制計數(shù)器形式，將個位片的進(jìn)位輸出QD接至十位片的計數(shù)脈沖輸入端CPA，兩片7490就級聯(lián)成一個8421BCD碼的100進(jìn)制計數(shù)器。,當(dāng)十位片計數(shù)至“8”(即1000)和個位片計數(shù)至“2”(即0010)時，與門輸出高電平，使計數(shù)器復(fù)位。與門輸出又是82進(jìn)制計數(shù)器的進(jìn)位輸出端，可獲得脈沖的82分頻信號。 由此可見，運(yùn)用反饋復(fù)位法，改變與門輸入端接線，7490集成芯片可構(gòu)成任意進(jìn)制計數(shù)器。 圖 (a)電路的缺點是可靠性較差。當(dāng)計數(shù)到82值時，與門立刻輸出正脈沖使計數(shù)器復(fù)位，迫使計數(shù)器迅速脫離82狀態(tài)，所以正脈沖極窄。由于器件制造的離散性，集成計數(shù)器的復(fù)位時間有長有短，復(fù)位時間短的芯片一旦復(fù)位變?yōu)?，正脈沖立刻消失，這就可能使復(fù)位時間較長的芯片來不及復(fù)位，于是計數(shù)不能恢復(fù)到全0狀態(tài)，造成誤動作。為了克服這一缺點，常采用圖 (b)所示的改進(jìn)電路，當(dāng)計數(shù)到82值時，與非門輸出負(fù)脈沖將基本RS觸發(fā)器置1，使計數(shù)器復(fù)位?；居|發(fā)器的作用是將與非門輸出的反饋復(fù)位窄脈沖鎖住，直到計數(shù)脈沖作用完(對下降沿觸發(fā)器指的是0期間)為止。因而端輸出脈沖有足夠的寬度，保證計數(shù)器可靠復(fù)位。到下一個計數(shù)脈沖上升沿到來時，RD=0，基本觸發(fā)器置0，將復(fù)位信號撤消，并從CP脈沖下降沿開始重新循環(huán)計數(shù)。 若使用上升沿觸發(fā)的觸發(fā)器構(gòu)成的計數(shù)器，圖(b)中的與非門改為與門即可。,4.3.2同步集成計數(shù)器74161,1電路功能 下圖是同步四位二進(jìn)制計數(shù)器74161的常用邏輯電路符號。它有16個外引線端子，除電源VCC(16端)及地GND(8端)外，其余常用的輸入、輸出端子均在圖中表示出來。,異步清零 當(dāng)Cr=0時，計數(shù)器為全零狀態(tài)。因清零不需與時鐘脈沖CP同步作用，因此稱為“異步清零”。清零控制信號Cr低電平有效。 同步預(yù)置 當(dāng)清零控制端Cr =1，使能端P=T=1，預(yù)置控制端LD=0時，電路完成同步預(yù)置數(shù)功能。即：在CP脈沖上升沿作用下，計數(shù)器輸出QDQCQBQA=DCBA。 保持功能 當(dāng)LD= Cr =1時，只要P、T中有一個為0，即封鎖了四個觸發(fā)器的J、K端使其全為0，此時無論有無脈沖，各觸發(fā)器狀態(tài)保持不變。 計數(shù) 當(dāng)LD= Cr=P=T=1時，電路完成四位同步二進(jìn)制加法計數(shù)器功能。當(dāng)此計數(shù)器累加到“1111”狀態(tài)時，溢出進(jìn)位輸出端OC輸出一個高電平的進(jìn)位信號。,74161功能表,2構(gòu)成任意進(jìn)制計數(shù)器 74161是集成同步四位二進(jìn)制計數(shù)器，也就是模16計數(shù)器，用它可構(gòu)成任意進(jìn)制計數(shù)器，有以下兩種方法。 (1)反饋復(fù)位法 與7490集成計數(shù)器一樣，74161也有異步清零功能，因此可以采用“反饋復(fù)位法”，使復(fù)位輸入端為零，迫使計數(shù)器在正常計數(shù)過程中跳過無效狀態(tài)，實現(xiàn)所需進(jìn)制的計數(shù)器。 例3 用“反饋復(fù)位法”使74161構(gòu)成十進(jìn)制計數(shù)器。 解：下圖是用74161構(gòu)成的十進(jìn)制計數(shù)器。當(dāng)計數(shù)器從0000狀態(tài)開始計數(shù)，計到1001時，計數(shù)器正常工作；當(dāng)?shù)谑畟€計數(shù)脈沖上升沿到來時計數(shù)器出現(xiàn)1010狀態(tài)，與非門立刻輸出“0”使計數(shù)器復(fù)位至0000狀態(tài)，使1010為瞬間狀態(tài)，不能成為一個有效狀態(tài)，從而完成一個十進(jìn)制計數(shù)循環(huán)。,反饋復(fù)位法實現(xiàn)十進(jìn)制計數(shù)器,(2)反饋預(yù)置法 利用74161具有的同步預(yù)置功能，通過反饋使計數(shù)器返回至預(yù)置的初態(tài)，也能構(gòu)成任意進(jìn)制計數(shù)器。 例4 用74161集成計數(shù)器通過“反饋預(yù)置法”構(gòu)成十進(jìn)制計數(shù)器。,解： 圖 (a)所示為按自然序態(tài)變化的十進(jìn)制計數(shù)器電路。圖中A=B=C=D=0，Cr=1，當(dāng)計數(shù)器從QDQCQBQA=0000開始計數(shù)后，計到第九個脈沖時，QDQCQBQA=1001，此時與非門G輸出“0”使LD=0，為74161同步預(yù)置作好了準(zhǔn)備；當(dāng)?shù)谑畟€CP脈沖上升沿作用時，完成同步預(yù)置使QDQCQBQA=DCBA=0000，計數(shù)器按自然序態(tài)完成09的十進(jìn)制計數(shù)。 與用異步復(fù)位實現(xiàn)的反饋復(fù)位法相比，這種方法構(gòu)成的N進(jìn)制計數(shù)器，在第N個脈沖到來時，輸出端不會出現(xiàn)瞬間的過渡狀態(tài)。 另外，利用74161的進(jìn)位輸出端OC，也可實現(xiàn)反饋預(yù)置構(gòu)成任意進(jìn)制計數(shù)器。 例如把74161的初態(tài)預(yù)置成QDQCQBQA=0110狀態(tài)，利用溢出進(jìn)位端形成反饋預(yù)置，則計數(shù)器就在01101111的后十個狀態(tài)間循環(huán)計數(shù)，構(gòu)成按非自然序態(tài)計數(shù)的十進(jìn)制計數(shù)器，如圖 (b)所示。 當(dāng)計數(shù)模數(shù)M16時，可以利用74161的溢出進(jìn)位信號去鏈接高四位的74161芯片，構(gòu)成八位二進(jìn)制計數(shù)器等。讀者可自行思考實現(xiàn)的方案。,用“反饋預(yù)置法”構(gòu)成的十進(jìn)制計數(shù)器,專題4 寄存器和移位寄存器,4.4.1寄存器 寄存器要存放數(shù)碼，必須有以下三個方面的功能： 數(shù)碼要存得進(jìn)；數(shù)碼要記得?。粩?shù)碼要取得出。 因此寄存器中除觸發(fā)器外，通常還有一些控制作用的門電路相配合。 在數(shù)字集成電路手冊中，寄存器通常有“鎖存器”和“寄存器”之別，實際上，“鎖存器”常指用同步型觸發(fā)器構(gòu)成的寄存器；而一般所說的“寄存器”是指用無空翻現(xiàn)象的時鐘觸發(fā)器(即邊沿型觸發(fā)器)構(gòu)成的寄存器。 下圖為由觸發(fā)器組成的四位數(shù)碼寄存器，將欲寄存的數(shù)碼預(yù)先分別加在各觸發(fā)器的輸入端，在存數(shù)指令(脈沖上升沿)的作用下，待存數(shù)碼將同時存入相應(yīng)的觸發(fā)器中，又可以同時從各觸發(fā)器的端輸出，所以稱其為并行輸入、并行輸出的寄存器。,四位數(shù)碼寄存器,這種寄存器的特點是在存入新的數(shù)碼時自動清除寄存器的原始數(shù)碼，即只需要一個存數(shù)脈沖就可將數(shù)碼存入寄存器，常稱其為單拍接收方式的寄存器。 集成寄存器的種類很多，在掌握其基本工作原理的基礎(chǔ)上，通過查閱手冊可進(jìn)一步了解其特性并靈活應(yīng)用。,4.4.2移位寄存器,寄存器中存放的各種數(shù)據(jù)，有時需要依次移位(或低位向相鄰高位移動或高位向相鄰低位移動)，以滿足數(shù)據(jù)處理的需求。如：將一個四位二進(jìn)制數(shù)左移一位相當(dāng)于該數(shù)進(jìn)行乘以2運(yùn)算：右移一位相當(dāng)于該數(shù)進(jìn)行除以2的運(yùn)算。具有移位功能的寄存器稱為移位寄存器。 一、單向移位寄存器 由D觸發(fā)器構(gòu)成的右移寄存器如圖所示。左邊觸發(fā)器的輸出接至相鄰右邊觸發(fā)器的輸入端D，輸入數(shù)據(jù)由最左邊觸發(fā)器FF0的輸入端D0接入， D0為串行輸入端，Q3為串行輸出端，Q3Q0為并行輸出端。 設(shè)寄存器的原始狀態(tài)為Q3Q2Q1Q0=0000將數(shù)據(jù)1101從高位至低位依次移至寄存器時，因為邏輯圖中最高位寄存器單元FF3位于最右側(cè)，因此待存數(shù)據(jù)需先送入最高位數(shù)據(jù)，則,設(shè)寄存器的原始狀態(tài)為Q3Q2Q1Q0=0000將數(shù)據(jù)1101從高位至低位依次移至寄存器時，因為邏輯圖中最高位寄存器單元FF3位于最右側(cè)，因此待存數(shù)據(jù)需先送入最高位數(shù)據(jù)，則 第一個CP到來時，Q3Q2Q1Q0=0001 第二個CP到來時，Q3Q2Q1Q0=0011 第三個CP到來時，Q3Q2Q1Q0=0110 第四個CP到來時，Q3Q2Q1Q0=1101,單向右移寄存器,此時，并行輸出端Q3Q2Q1Q0的數(shù)碼與輸入相對應(yīng)，完成了將四位串行數(shù)據(jù)輸入并轉(zhuǎn)換為并行數(shù)據(jù)輸出的過程。其工作時序圖由上圖 (b)所示。顯然，若以端Q3作為輸出端，再經(jīng)4個CP脈沖后，已經(jīng)輸入的并行數(shù)據(jù)可依次從Q3端串行輸出，即可組成串行輸入、串行輸出的移位寄存器。 如果將右邊觸發(fā)器的輸出端接至相鄰左邊觸發(fā)器的數(shù)據(jù)輸入端，待存數(shù)據(jù)由最右邊觸發(fā)器的數(shù)據(jù)輸入端串行輸入，則構(gòu)成左移移位寄存器。請讀者自行畫出該電路圖。 除用觸發(fā)器外，也可用JK、RS觸發(fā)器構(gòu)成寄存器，只需將JK或RS觸發(fā)器轉(zhuǎn)換為D觸發(fā)器功能即可。但T觸發(fā)器不能用來構(gòu)成移位寄存器。 二、雙向移位寄存器 在單向移位寄存器的基礎(chǔ)上，增加由門電路組成的控制電路就可以構(gòu)成既能左移也能右移的雙向移位寄存器。下圖所示為集成雙向移位寄存器74194的邏輯圖和邏輯符號。,1電路結(jié)構(gòu) 四位雙向通用移位寄存器74194(74LSl94、74S194等)的邏輯圖由4個下降沿觸發(fā)器的RS觸發(fā)器和四個與或(非)門及緩沖門組成。對外共有16個引線端子，其中第16端為電源Ucc端子，8端為地端子。A、B、C、D (36端子)為并行數(shù)據(jù)輸入端，QA、QB、QC、QD (15、14、13、12端子)為并行輸出端，DL (7端子)為左移串行數(shù)據(jù)輸入端，DR (2端子)為右移串行數(shù)據(jù)輸入端， Cr(1端子)為異步清零端，CP (11端子)為脈沖控制端，S1、S0 (9、10端子)為工作方式控制端。,2邏輯功能 （1）異步清零 當(dāng)Cr=0時，經(jīng)緩沖門G2送到各RS觸發(fā)器一個復(fù)位信號，使各位觸發(fā)器在該復(fù)位信號作用下清零。因為清零工作不需要CP脈沖的作用，稱為異步清零。移位寄存器正常工作時，必須保持Cr=1(高電平)。 （2）靜態(tài)保持功能 當(dāng)CP=0時，各觸發(fā)器沒有時鐘變化沿，因此將保持原來狀態(tài)。 （3）正常工作時 并行置數(shù)。當(dāng)S1S0=11時，4個與或（非）門中自上而下的第三個與門被打開（其它三個與門關(guān)閉），并行輸入數(shù)據(jù)A、B、C、D在時鐘脈沖上升沿作用下，送入各RS觸發(fā)器中，即各觸發(fā)器的次態(tài)為(QAQBQCQD)n+1=ABCD 右移。