畢業(yè)設(shè)計(jì)（論文）-紅外感應(yīng)自動(dòng)門的控制系統(tǒng)設(shè)計(jì).doc

四川師范大學(xué)成都學(xué)院本科畢業(yè)設(shè)計(jì) 紅外感應(yīng)自動(dòng)門的控制系統(tǒng)設(shè)計(jì)前言紅外感應(yīng)自動(dòng)門是最近幾年才發(fā)展起來(lái)的現(xiàn)代化自動(dòng)門，它不但繼承了一般控制門的特點(diǎn)外還具有靈敏度高，開門迅速、噪聲小等優(yōu)點(diǎn)。紅外感應(yīng)門在現(xiàn)今社會(huì)各界已廣泛使用并取得了較好的評(píng)價(jià)。現(xiàn)代人生活水平越來(lái)越高，審美觀點(diǎn)也比以前提高了,因此現(xiàn)代人對(duì)建筑房屋也非常審美。自動(dòng)門在蓬勃發(fā)展現(xiàn)代建筑業(yè)內(nèi)，一直是處于主導(dǎo)的角色，這對(duì)自動(dòng)門企業(yè)公司是個(gè)好時(shí)機(jī)，同時(shí)也推進(jìn)了自動(dòng)門市場(chǎng)的規(guī)范和技術(shù)革新。在我國(guó)紅外感應(yīng)自動(dòng)門起比較遲，現(xiàn)在大多數(shù)是靠單片機(jī)控制的，它的功能一般，但性價(jià)比較高，為了完成更多難度的功能最近出現(xiàn)了用fpga控制的紅外感應(yīng)自動(dòng)門。日前,日本tanaka公司開發(fā)出一種智能自動(dòng)門，它能夠準(zhǔn)確判斷進(jìn)出者的體型并根據(jù)不同人的不同體型特征決定門需要開啟多大。當(dāng)人們需要穿過(guò)這扇門的時(shí)候，構(gòu)成門扇的水平條便根據(jù)人的頭、肩、身軀、腳、手及隨身攜帶的箱包等參數(shù)再加上5至15厘米的盈余活動(dòng)空間準(zhǔn)確打開。當(dāng)然，進(jìn)出這扇門的人如果是乘坐輪椅或者是帶著寵物貓的話也不會(huì)遇到任何困難。這道智能門能夠識(shí)別出經(jīng)常進(jìn)入者的身份并阻止其他人隨便進(jìn)入，大大增加了辦公場(chǎng)所或家庭的安全。1 紅外感應(yīng)自動(dòng)門控制系統(tǒng)分析現(xiàn)如今紅外感應(yīng)自動(dòng)門已不在是原始的開關(guān)門那么簡(jiǎn)單了，以前很多都只有自動(dòng)的開關(guān)門功能，而現(xiàn)在可以做到有人進(jìn)入時(shí)有語(yǔ)音“歡迎光臨”，出門時(shí)有語(yǔ)音“謝謝光臨”等問候語(yǔ)，還可以在屏幕顯示相關(guān)信息，高級(jí)的還有密碼保護(hù)、金屬檢測(cè)等安全檢測(cè)功能1.1 設(shè)計(jì)任務(wù)分析任務(wù)：完成紅外感應(yīng)自動(dòng)門功能，使用fpga做一個(gè)能自動(dòng)感應(yīng)人開關(guān)門，并有發(fā)出聲音和顯示的功能。要求： a、當(dāng)人靠近門時(shí)感應(yīng)到人，很快反應(yīng)打開門。b、當(dāng)進(jìn)入時(shí)，開門、發(fā)出聲音歡迎進(jìn)入。c、當(dāng)人出門時(shí)，開門、發(fā)出歡送的聲音。d、有人進(jìn)或出門時(shí)，門打開后8秒后自動(dòng)關(guān)門。e、在led上顯示出不同的狀態(tài)以示有人進(jìn)或出本次設(shè)計(jì)為在節(jié)省成本的基礎(chǔ)上完成較齊全的功能，大多功能都在主芯片中完成，只通過(guò)外圍設(shè)備顯示出效果，因此沒有很多外圍電路。在主芯片中完成紅外信號(hào)感應(yīng)的控制，電機(jī)的控制，led顯示的控制，蜂鳴器的控制等功能。1.2 系統(tǒng)結(jié)構(gòu)設(shè)計(jì) 本次設(shè)計(jì)方案采用模塊累加的方法組成主要頂層電路，其包括紅外感應(yīng)模塊、led顯示模塊、語(yǔ)音模塊、電機(jī)模塊和主芯片組成。連接如圖1.2-1所示：圖1.2-1 硬件連接圖1.3 實(shí)現(xiàn)過(guò)程紅外感應(yīng)門控制功能的過(guò)程示意圖如圖1.3-1示：圖1.3-1 過(guò)程示意圖2 硬件部分2.1 紅外感應(yīng)部分2.1.1 紅外感應(yīng)（探測(cè)）實(shí)現(xiàn)的原理2.1.1.1 被動(dòng)探測(cè)方式它主要利用在自然界，任何高于絕對(duì)溫度（- 273度）時(shí)物體都將產(chǎn)生紅外光譜，不同溫度的物體，其釋放的紅外能量的波長(zhǎng)是不一樣的。全稱是被動(dòng)式熱釋電紅外探測(cè)器。 在被動(dòng)紅外探測(cè)器中有兩個(gè)關(guān)鍵性的元件。一個(gè)是熱釋電紅外傳感器(pir)，它能將波長(zhǎng)為8一12um之間的紅外信號(hào)變化轉(zhuǎn)變?yōu)殡娦盘?hào)，并能對(duì)自然界中的白光信號(hào)具有抑制作用，因此在被動(dòng)紅外探測(cè)器的警戒區(qū)內(nèi)，當(dāng)無(wú)人體移動(dòng)時(shí)，熱釋電紅外感應(yīng)器感應(yīng)到的只是背景溫度，當(dāng)人體進(jìn)人警戒區(qū)，通過(guò)菲涅爾透鏡，熱釋電紅外感應(yīng)器感應(yīng)到的是人體溫度與背景溫度的差異信號(hào)，因此，紅外探測(cè)器的紅外探測(cè)的基本概念就是感應(yīng)移動(dòng)物體與背景物體的溫度的差異。另外一個(gè)器件就是菲涅爾透鏡，菲涅爾透鏡有兩種形式，即折射式和反射式。菲涅爾透鏡作用有兩個(gè):一是聚焦作用，即將熱釋的紅外信號(hào)折射（反射）在pir上，第二個(gè)作用是將警戒區(qū)內(nèi)分為若干個(gè)明區(qū)和暗區(qū)，使進(jìn)入警戒區(qū)的移動(dòng)物體能以溫度變化的形式在pir上產(chǎn)生變化熱釋紅外信號(hào)，這樣pir就能產(chǎn)生變化的電信號(hào)。 人體都有恒定的體溫，一般在37度，所以會(huì)發(fā)出特定波長(zhǎng)10微米左右的紅外線，被動(dòng)式紅外探頭就是靠探測(cè)人體發(fā)射的10微米左右的紅外線而進(jìn)行工作的。人體發(fā)射的10微米左右的紅外線通過(guò)菲泥爾濾光片增強(qiáng)后聚集到紅外感應(yīng)源上。紅外感應(yīng)源通常采用熱釋電元件，這種元件在接收到人體紅外輻射溫度發(fā)生變化時(shí)就會(huì)失去電荷平衡，向外釋放電荷，后續(xù)電路經(jīng)檢測(cè)處理后就能產(chǎn)生報(bào)警信號(hào)。 2.1.1.2 主動(dòng)探測(cè)方式主動(dòng)紅外發(fā)射機(jī)通常采用紅外發(fā)光二極管作為光源，用晶體管或集成電路直接驅(qū)動(dòng)，采用脈沖振蕩電路作為驅(qū)動(dòng)電源，經(jīng)過(guò)脈沖調(diào)制電路，產(chǎn)生一定占空比的脈沖調(diào)制波，加在紅外發(fā)光管兩端發(fā)射出去，這樣既降低了電源的功耗，又增強(qiáng)了主動(dòng)紅外入侵探測(cè)器的抗干擾能力。同時(shí)為了進(jìn)一步降低誤報(bào)率，防止入侵者刻意、有備而來(lái)的反防入侵手段，近來(lái)又運(yùn)用了先進(jìn)數(shù)字變頻的技術(shù)，即發(fā)射機(jī)與接收機(jī)的紅外脈沖頻率經(jīng)過(guò)數(shù)字調(diào)制后是可變的，接收機(jī)只認(rèn)定所選好的頻率，而對(duì)于其它頻率則不予處理，可以有效防止入侵者有目的發(fā)射某種頻率的紅外光入侵防區(qū)，而失去防范能力。 主動(dòng)紅外探測(cè)器由紅外發(fā)射器和紅外接收器組成。紅外發(fā)射器發(fā)射一束或多數(shù)經(jīng)過(guò)調(diào)制過(guò)的紅外光線投向紅外接收器。發(fā)射器與接收器之間沒有遮擋物時(shí)，探測(cè)器不會(huì)報(bào)警。有物體遮擋時(shí)，接收器輸出信號(hào)發(fā)生變化，探測(cè)器報(bào)警。2.1.2 自動(dòng)門紅外感應(yīng)的實(shí)現(xiàn)本次設(shè)計(jì)采用主動(dòng)式的紅外感應(yīng)，無(wú)人靠近時(shí)檢測(cè)信號(hào)正常，有人進(jìn)入感應(yīng)范圍時(shí)紅外線被中斷檢測(cè)器發(fā)出中斷信號(hào)驅(qū)動(dòng)相應(yīng)模塊完成功能。實(shí)現(xiàn)過(guò)程如圖2.1.2-1示：圖2.1.2-1 紅外感應(yīng)門的實(shí)現(xiàn)2.2 fpga部分2.2.1 fpga的工作原理1985年，美國(guó)xilinx公司推出了現(xiàn)場(chǎng)可編程門陣列（fpga，field programmable gate array）它是當(dāng)今專用集成電路（asic）中集成度最高的一種1。用戶可對(duì)fpga內(nèi)部的邏輯模塊和i/o模塊重新配置，以實(shí)現(xiàn)用戶的邏輯，因而也被用于對(duì)cpu的模擬。用戶對(duì)fpga的編程數(shù)據(jù)一般存放在flash芯片中，當(dāng)上電位時(shí)加載到fpga中，對(duì)其進(jìn)行初始化。還可以通過(guò)在線對(duì)其編程，實(shí)現(xiàn)在線系統(tǒng)重構(gòu)，通過(guò)這一特性可以很快構(gòu)建一個(gè)實(shí)時(shí)定制的cpu。 fpga的編程資源主要有三類：可編程邏輯功能塊、可編程i/o塊和可編程互連?？删幊踢壿嫻δ軌K它們通常排列成一個(gè)陣列，散布于整個(gè)芯片，是實(shí)現(xiàn)用戶功能的基本單元；可編程i/o塊常圍繞著陣列排列于芯片四周，用以完成芯片上邏輯與外部封裝腳的接口功能；可編程內(nèi)部互連它們將各個(gè)可編程邏輯塊或i/o塊連接起來(lái)，在可編程邏輯塊的內(nèi)部以互連線的結(jié)構(gòu)和采用的可編程元件實(shí)現(xiàn)可編程連接的開關(guān)，。2.2.2 ep2c5系列器件（芯片）自發(fā)明世界上第一個(gè)可編程邏輯器件開始，altera公司秉承了創(chuàng)新的傳統(tǒng)，是世界上“可編程芯片系統(tǒng)”（sopc）解決方案的倡導(dǎo)者。而且altera公司在世界上pld市場(chǎng)占有率很高。altera的主流fpga分為3大類：低端fpga，側(cè)重成本應(yīng)用，容量中等，性能可滿足一般要求，如cyclone系列等；中端fpga包括arria gx系列等；高端fpga，側(cè)重于高性能應(yīng)用容量大，性能好，如startix系列等。為節(jié)省成本本次設(shè)計(jì)選用cyclone系列ep2c5q208c82。作為第二代cyclone系列，與第一代相比，它的成本更低，容量更大，特性更豐富。它采用1.2v、90nm、低k值絕緣工藝，裸片尺寸被盡可能的最小化。i/o端口設(shè)置見表2.2.2-1：表2.2.2-1 i/o端口設(shè)置器件邏輯單元ram塊總比特?cái)?shù)18*18乘法器pllio口數(shù)差分通道ep2c546082611980813215858fpga的管腳圖2.2.2-1主要包括：用戶i/o（user i/o）、配置管腳、電源、時(shí)鐘及特殊應(yīng)用管腳等。其中有些管腳可有多種用途，所以在設(shè)計(jì)fpga電路之前，需要認(rèn)真的閱讀相應(yīng)fpga的芯片手冊(cè)（下面管腳參數(shù)都是實(shí)際芯片引腳配置）。圖2.2.2-1 ep2c5q208c8管腳2.2.2.1 用戶i/oi/onum（lvdsnumn）：可用作輸入或輸出，或者雙向口，同時(shí)可作為lvds差分對(duì)的負(fù)端。其中num表示管腳序號(hào)。2.2.2.2 配置管腳msel1.0：用于選擇配置模式。fpga有多種配置模式，比如主動(dòng)、被動(dòng)、快速、正常、串行、并行等，可以此管腳進(jìn)行選擇。 data0：fpga的串行數(shù)據(jù)輸入引腳，連接至配置器件的串行數(shù)據(jù)輸出管腳。 dclk：fpga的串行時(shí)鐘輸出引腳，為配置器件提供串行時(shí)鐘信號(hào)。 ncso（i/o）：fpga的片選信號(hào)輸出引腳，連接至配置器件的ncs管腳。 asdo（i/o）：fpga的串行數(shù)據(jù)輸出引腳，連接至配置器件的asdi管腳。 nceo：fpga下載鏈器件使能輸出引腳。在一條下載鏈（chain）中，當(dāng)?shù)谝粋€(gè)器件配置完成后，此信號(hào)將使能下一個(gè)器件開始進(jìn)行配置。下載鏈的最后一個(gè)器件的nceo應(yīng)懸空。 nce：下載鏈器件使能輸入，連接至上一個(gè)器件的nceo。下載鏈第一個(gè)器件的nce接地。 nconfig：用戶模式配置起始信號(hào)。 nstatus：配置狀態(tài)信號(hào)。 conf_done：配置結(jié)束信號(hào)。2.2.2.3 電源管腳vccint：內(nèi)核電壓。通常與fpga芯片所采用的工藝有關(guān)，例如130nm工藝為1.5v，90nm工藝為1.2v。vccio：端口電壓。一般為3.3v，還可以支持選擇多種電壓，如5v、1.8v、1.5v等。 vref：參考電壓。 gnd：信號(hào)地。2.2.2.4 時(shí)鐘管腳vcc_pll：鎖相環(huán)管腳電壓，直接連vccio。 vcca_pll：鎖相環(huán)模擬電壓，一般通過(guò)濾波器接到vccint上。 gnda_pll：鎖相環(huán)模擬地。 gndd_pll：鎖相環(huán)數(shù)字地。 clknum(lvdsclknump)：鎖相環(huán)時(shí)鐘輸入。支持lvds時(shí)鐘輸入，p接正端，num表示pll序號(hào)。 clknum(lvdsclknumn)：鎖相環(huán)時(shí)鐘輸入。支持lvds時(shí)鐘輸入，n接負(fù)端，num表示pll序號(hào)。 pllnum_outp(i/o)：鎖相環(huán)時(shí)鐘輸出。支持lvds時(shí)鐘輸入，p接正端，num表示pll序號(hào)。 pllnum_outn(i/o)：鎖相環(huán)時(shí)鐘輸出。支持lvds時(shí)鐘輸入，n接負(fù)端，num表示pll序號(hào)。2.2.2.5 特殊管腳vccpd：用于選擇驅(qū)動(dòng)電壓。 vccsel：用于控制配置管腳和鎖相環(huán)相關(guān)的輸入緩沖電壓。 porsel：上電復(fù)位選項(xiàng)。 niopullup：用于控制配置時(shí)所使用的用戶i/o的內(nèi)部上拉電阻是否工作。 tempdioden/p：用于關(guān)聯(lián)溫度敏感二極管。2.2.3 vhdl語(yǔ)言簡(jiǎn)介vhdl(very-high-speed integrated circuit hardware description language)是一種描述、模擬、綜合、優(yōu)化和布線的標(biāo)準(zhǔn)硬件描述語(yǔ)言3誕生于 1982 年。1987 年底，vhdl被 ieee 和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言。vhdl主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語(yǔ)句外，vhdl的語(yǔ)言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。一個(gè)完整的vhdl語(yǔ)言程序通常包含實(shí)體（entity）、構(gòu)造體（architecture）、配置（configuration）、程序包（package）和庫(kù)（library）5個(gè)部分組成。vhdl的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程，或設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分,及端口)和內(nèi)部（或稱不可視部分），涉及實(shí)體的內(nèi)部功能和算法完成部分。當(dāng)完成一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，若其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種概念是將設(shè)計(jì)實(shí)體分成內(nèi)外部分兩部分，這是vhdl語(yǔ)言系統(tǒng)設(shè)計(jì)的基本特點(diǎn)。2.2.4 quartus ii簡(jiǎn)介quartus ii 是altera公司的第四代綜合性pld開發(fā)軟件平臺(tái)，支持原理圖、vhdl、veriloghdl以及ahdl（altera hardware description language）等多種語(yǔ)言設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整pld(fpga)設(shè)計(jì)流程。該平臺(tái)支持一個(gè)工作組環(huán)境下的設(shè)計(jì)要求，其中包括支持基于internet的協(xié)作設(shè)計(jì)。quartus平臺(tái)與cadence、exemplarlogic、 mentorgraphics、synopsys和synplicity等eda供應(yīng)商的開發(fā)工具相兼容。改進(jìn)了軟件的logiclock模塊設(shè)計(jì)功能，增添 了fastfit編譯選項(xiàng)，推進(jìn)了網(wǎng)絡(luò)編輯性能，而且提升了調(diào)試能力。quartus ii不僅可以在xp、linux上使用還可以在unix上使用，除了可以使用tcl腳本完成設(shè)計(jì)流程外，還提供了完善的用戶圖形界面設(shè)計(jì)方式，具有運(yùn)行速度快、界面統(tǒng)一、功能集中、易學(xué)易用等特點(diǎn)。quartus ii支持altera的ip核，包含了lpm/megafunction宏功能模塊庫(kù)，使用戶可以充分利用成熟的模塊，簡(jiǎn)化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。對(duì)第三方eda工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方eda工具。此外，quartus ii 通過(guò)和dsp builder工具與matlab/simulink相結(jié)合，可以方便地實(shí)現(xiàn)各種dsp應(yīng)用系統(tǒng)；支持altera的片上可編程系統(tǒng)（sopc）開發(fā)，集系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開發(fā)平臺(tái)。maxplus ii 作為altera的上一代pld設(shè)計(jì)軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。目前altera已經(jīng)停止了對(duì)maxplus ii 的更新支持，quartus ii 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。altera的quartus ii 軟件中包含了許多諸如signaltap ii、chip editor和rtl viewer的設(shè)計(jì)輔助工具，集成了sopc和hardcopy設(shè)計(jì)流程，并且繼承了maxplus ii 友好的圖形界面及簡(jiǎn)便的使用方法。 圖2.2.4-1中所示的第一行是quartus ii編譯界面，顯示有quartus ii自動(dòng)設(shè)計(jì)的各主要處理環(huán)節(jié)，包括設(shè)計(jì)編輯輸入、設(shè)計(jì)分析和綜合、適配、編程（裝配）、時(shí)序參數(shù)分析以及編程下載等步驟。在圖2.2.4-1第二行的流程框圖，是與上行的quartus ii流程設(shè)計(jì)對(duì)照的eda開發(fā)流程。圖 2.2.4-1 quartus ii流程圖2.3 直流電機(jī)圖2.3-1 直流電機(jī)由直流電動(dòng)機(jī)和發(fā)電機(jī)工作原理，直流電機(jī)5的結(jié)構(gòu)應(yīng)由定子和轉(zhuǎn)子兩大部分組成。直流電機(jī)運(yùn)行時(shí)靜止不動(dòng)的部分稱為定子，定子的主要作用是產(chǎn)生磁場(chǎng)，由機(jī)座、主磁極、換向極、端蓋、軸承和電刷裝置等組成。運(yùn)行時(shí)轉(zhuǎn)動(dòng)的部分稱為轉(zhuǎn)子，其主要作用是產(chǎn)生電磁轉(zhuǎn)矩和感應(yīng)電動(dòng)勢(shì)，是直流電機(jī)進(jìn)行能量轉(zhuǎn)換的樞紐，所以通常又稱為電樞，由轉(zhuǎn)軸、電樞鐵心、電樞繞組、換向器和風(fēng)扇等組成。本設(shè)計(jì)主要應(yīng)用在紅外和fpga方面，在此直流電機(jī)只提及一下不做詳細(xì)說(shuō)明介紹。 直流電機(jī)應(yīng)用電路如圖2.3-1所示。3 軟件部分3.1 設(shè)計(jì)過(guò)程a、在f新建文件夾名為zhukong 作為工程文件夾如圖3.1-1所示：圖3.1-1 zhukong文件夾b、打開quartus ii 5.0 (32-bit)軟件，點(diǎn)擊菜單欄中的filenew project wizard新建一個(gè)工程項(xiàng)目，如圖3.1-2所示：圖3.1-2 新建工程c、在打開的新建工程項(xiàng)目中選擇f盤中的zhukong作為目標(biāo)文件夾，并輸入工程項(xiàng)目名和文件名，如圖3.1-3所示：圖3.1-3 輸入文件（工程）名d、依次點(diǎn)擊next，選擇相應(yīng)文件和為系統(tǒng)選擇目標(biāo)芯片，最后點(diǎn)擊finish 完成工程項(xiàng)目的創(chuàng)建，然后再新建vhdl文本文件（filenewvhdl fileok）在文本文件中輸入主控制程序后，保存（注意名稱與工程名一樣）。源程序文件如下：主控制程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity zhukong isport(clk:in std_logic;-時(shí)鐘信號(hào) rst:in std_logic;-復(fù)位信號(hào) hw_xinhao:in std_logic_vector(2 downto 0);-兩種信號(hào)輸入（正常、中斷進(jìn)和出） s_xinhao:out std_logic_vector(2 downto 0);-顯示信號(hào)輸出（常態(tài)、進(jìn)人態(tài)、出人態(tài)） s1_xinhao:out std_logic_vector(2 downto 0);-電機(jī)控制輸出（斷電狀態(tài)、正傳和反轉(zhuǎn)） s2_xinhao:out std_logic_vector(2 downto 0);-蜂鳴器輸出（斷電狀態(tài)、歡迎和再見）end;architecture one of zhukong isbeginprocessbeginif rst=1 then s_xinhao=011;s1_xinhao=011;s2_xinhao=011;-復(fù)位時(shí)態(tài)end if; if hw_xingao=011 then s_xingao=011;s1_xinhao=011;s2_xinhao=011;-非復(fù)位時(shí)態(tài)1end if;if hw_xingao=101 then s_xingao=101;s1_xinhao=101;s2_xinhao=101;-非復(fù)位時(shí)態(tài)2end if;if hw_xingao=110 then s_xingao=110;s1_xinhao=110;s2_xinhao=110;-非復(fù)位時(shí)態(tài)3end if;end process;end;e、再點(diǎn)擊編譯源文件，完成文件的編譯，并查找錯(cuò)誤及修改，最終完成編譯通過(guò)。如圖3.1-4所示：圖3.1-4 編譯適配源（程序）文件下圖3.1-5是文件編譯的進(jìn)度過(guò)程圖3.1-5 編譯適配過(guò)程f、將電機(jī)控制模塊程序、語(yǔ)音產(chǎn)生模塊程序、led顯示模塊程序進(jìn)行模塊創(chuàng)建，如圖3.1-6所示：圖3.1-6 打包（模塊創(chuàng)建）過(guò)程如出現(xiàn)下圖3.1-7所示小窗口界面，表示，模塊創(chuàng)建成功，點(diǎn)擊確定。圖3.1-7 打包結(jié)果圖g、創(chuàng)建仿真文件并實(shí)現(xiàn)模塊的仿真（方法按：file-newvector waveform file添加輸入和輸出節(jié)點(diǎn)，保存再點(diǎn)擊），本次仿真是基于數(shù)?？萍脊镜膍agic3200開發(fā)套件，仿真如圖3.1-8示：圖3.1-8 仿真圖（示例）h、頂層文件的設(shè)計(jì)，新建好項(xiàng)目后，再新建原理圖，調(diào)入底層設(shè)計(jì)文件，并連接好線，并保存。i、為頂層設(shè)計(jì)文件選擇芯片，鎖定引腳（注意是與實(shí)驗(yàn)箱上開發(fā)為準(zhǔn)）再編譯頂層文件。j、鎖定引腳圖3.1-9如下示：圖3.1-9 引腳設(shè)定k、最后，連接實(shí)驗(yàn)板，點(diǎn)擊下載按鈕下載程序，界面如下圖3.1-10示：圖3.1-10 下載程序界面選擇usb下載方式如下圖3.1-11示：圖3.1-11 選擇usb下載方式完成下載設(shè)備的設(shè)置后，點(diǎn)擊start按鈕開始下載程序如下圖，當(dāng)達(dá)到100%時(shí)候完成下載。如圖3.1-12示：圖3.1-12 下載完成圖3.2 模塊源程序關(guān)閉當(dāng)前工程項(xiàng)目，再新建另外一個(gè)工程項(xiàng)目模塊，如上面過(guò)程，最終完成電機(jī)控制模塊程序、語(yǔ)音產(chǎn)生模塊程序、led顯示模塊程序的設(shè)計(jì)，源程序如下.3.2.1 電機(jī)控制程序6library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity dianji isport(clk:in std_logic; rst:in std_logic; s1_xinhao:in std_logic_vector(2 downto 0); kg_out:out std_logic_vector(1 downto 0);-開門和關(guān)門 dj_out:out std_logic_vector(2 downto 0);end;architecture one of dianji issignal m:std_logic;-分頻計(jì)數(shù)器signal yanshi:std_logic;-延時(shí)計(jì)數(shù)器beginprocess(clk)-分頻variable js_clk:integer range 0 to 2e6-1;-時(shí)鐘計(jì)數(shù)beginif clkevent and clk=1 then if js_clk2e6-1 then js_clk:=js_clk+1;else js_clk:=0;m=not m;end if;end if;end process;process(m)-延時(shí)variable js:integer range 0 to 8;-秒（分頻）計(jì)數(shù)beginif mevent and m=1 thenif js8 then js:=js+1;else js:=0;yanshi dj_out dj_out dj_out null;end case;end process;process(rst,kg,yanshi)-門控beginif rst=1 then dj_outtone=00000000000;code=0000;hightone=11111010101;code=0001;hightone=11011111010;code=0010;hightone=11000110111;code=0011;hightone=10111011110;code=0100;hightone=10100111001;code=0101;hightone=10010101000;code=0110;hightone=10000100101;code=0111;hightone=01111101010;code=0001;hightone=01111101010;code=0010;hightone=01100011100;code=0011;hightone=01011101111;code=0100;hightone=01010011101;code=0101;hightone=01001010100;code=0110;hightone=01000010011;code=0111;hightone=00111110101;code=0001;highnull;end case;end process;end;b、音節(jié)頻率產(chǎn)生程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity speakera isport(clk:in std_logic; tone:in std_logic_vector(10 downto 0); spks:out std_logic);end;architecture one of speakera issigned preclk,fullspks:std_logic;beginprocess(clk)variable count4:std_logic_vector(3 downto 0);beginpreclk11 then preclk=1;count4:=0000;elsif clkevent and clk=1 then count4:=count4+1;end if;end process;process(preclk,tone)variable count11:std_logic_vector(10 downto 0);beginif preclkevent and preclk=1 thenif count11=0 then count11:=tone;fullspks=1;elsif count111:=count11-1;fullspks=0;end if;end if;end process;process(fullspks)variable count2:std_logic;begin;beginif fullspksevent and fullspks=1 thencount2:=not count2;if count2=1 thenspks=1;else spks=0;end if;end if;end process;end;3.2.3 led顯示控制程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity ym isport(clk:in std_logic; rst:in std_logic; s_xinhao:in std_logic_vector(2 downto 0); led_out:out std_logic_vector(6 downto 0);end;architecture one of ym isbeginprocess(clk.rst,s_xinhao)beginif rst=1 then led_out led_out led_out led_outnull;end case;end process;end;3.3 電路板資源擴(kuò)展板8如圖3.3-1示，核心板如圖3.3-2示：3.3-1 資源擴(kuò)展板3.3-2 核心板4 protel印制電路板制作 4.1 簡(jiǎn)介protel99se9是應(yīng)用于windows9x/2000/nt操作系統(tǒng)下的eda設(shè)計(jì)軟件，采用設(shè)計(jì)庫(kù)管理模式，可以進(jìn)行聯(lián)網(wǎng)設(shè)計(jì)，具有很強(qiáng)的數(shù)據(jù)交換能力和開放性及3d模擬功能，是一個(gè)32位的設(shè)計(jì)軟件，可以完成電路原理圖設(shè)計(jì)，印制電路板設(shè)計(jì)和可編程邏輯器件設(shè)計(jì)等工作，可以設(shè)計(jì)32個(gè)信號(hào)層，16個(gè)電源-地層和16個(gè)機(jī)加工層。4.2 用protel99制作印制電路板的流程 利用原理圖設(shè)計(jì)工具繪制原理圖，并且生成對(duì)應(yīng)的網(wǎng)絡(luò)表。 手工更改網(wǎng)絡(luò)表，將一些元件的固定用腳等原理圖上沒有的焊盤定義到與它相通的網(wǎng)絡(luò)上，沒任何物理連接的可定義到地或保護(hù)地等。將一些原理圖和pcb封裝庫(kù)中引腳名稱不一致的器件引腳名稱改成和pcb封裝庫(kù)中的一致，特別是二、三極管等。 畫出自己定義