基于VHDL的頻率計(jì)設(shè)計(jì)開題報(bào)告.ppt

1、開題報(bào)告,題目：基于VHDL的頻率計(jì)設(shè)計(jì),開題人：周勇 班級(jí)：A1121 02 專業(yè)：電子信息工程 指導(dǎo)老師：羅靜,研究意義及使用價(jià)值,數(shù)字頻率計(jì)在電子技術(shù)中扮演著一個(gè)重要的角色，因此數(shù)字頻率計(jì)是一種最基本的測(cè)量?jī)x器，它被廣泛應(yīng)用于航天、電子、測(cè)控等領(lǐng)域，許多測(cè)量方案和測(cè)量結(jié)果都與頻率有著十分密切的關(guān)系，因此頻率的測(cè)量在電子產(chǎn)品的研究與生產(chǎn)中顯得尤為重要。在電子技術(shù)中，頻率是最基本的參數(shù)之一，頻率是周期性信號(hào)在單位時(shí)間（1S）內(nèi)的變化次數(shù)。而頻率檢測(cè)也是電子測(cè)量領(lǐng)域的最基本也是最重要的測(cè)量之一。頻率信號(hào)抗干擾能力強(qiáng)、易于傳輸，可以獲得較高的測(cè)量精度，所以測(cè)頻率方法的研究越來越受到重視。以往的測(cè)

2、頻儀都是在低頻段利用測(cè)周的方法、高頻段用測(cè)頻的方法，其精度往往會(huì)隨著被測(cè)頻率的下降而下降。該設(shè)計(jì)采用等精度測(cè)量方法，解決了這個(gè)問題。,研究?jī)?nèi)容,1.比較分析常用頻率計(jì)的原理和差別，選擇適合本設(shè)計(jì)的設(shè)計(jì)方法。 2.根據(jù)選定的設(shè)計(jì)方法，依自頂而下的設(shè)計(jì)方法對(duì)頻率計(jì)進(jìn)行總體方案的設(shè)計(jì)和模塊的劃分。 3.用VHDL語言對(duì)各個(gè)模塊和頂層電路進(jìn)行設(shè)計(jì)。 4.在QuartusII環(huán)境下對(duì)設(shè)計(jì)進(jìn)行測(cè)試和仿真。 5.對(duì)頻率計(jì)的附件電路進(jìn)行設(shè)計(jì)，完成總體的頻率計(jì)設(shè)計(jì)，使其成為一個(gè)完整系統(tǒng)。 6.基于VHDL的頻率計(jì)的方案研究。,主要研究（設(shè)計(jì)）方法,本設(shè)計(jì)通過頻率控制模塊，將時(shí)鐘信號(hào)clk 兩分頻后分別取反賦給鎖

3、存使能和計(jì)數(shù)使能端，這樣計(jì)數(shù)完成后就能實(shí)現(xiàn)數(shù)據(jù)的鎖存。當(dāng)計(jì)數(shù)使能和時(shí)鐘信號(hào)同時(shí)出現(xiàn)低電平的時(shí)候，計(jì)數(shù)復(fù)位信號(hào)有效，將計(jì)數(shù)器清零，從新開始計(jì)數(shù)。 1.通過計(jì)數(shù)器模塊實(shí)現(xiàn)對(duì)輸入信號(hào)周期的計(jì)數(shù)。 2.通過鎖存模塊實(shí)現(xiàn)對(duì)計(jì)數(shù)器結(jié)果的鎖存，并將其送入譯碼模塊。 3.通過譯碼模塊實(shí)現(xiàn)對(duì)計(jì)數(shù)結(jié)果的譯碼，讓其直觀地顯示于數(shù)碼管上。 4.通過系統(tǒng)模塊編譯、仿真實(shí)現(xiàn)對(duì)各模塊功能的整合，實(shí)現(xiàn)整個(gè)系統(tǒng)的功能。,脈沖同步檢測(cè)電路,頻率測(cè)量機(jī)運(yùn)算模塊,BCD碼轉(zhuǎn)換,譯碼,顯示電路,FPGA,基準(zhǔn)頻率信號(hào),被測(cè)信號(hào),頻率計(jì)原理框圖,論文進(jìn)度,9月10月 完成資料收集，對(duì)比設(shè)計(jì)方案 11月12月 完成系統(tǒng)模塊的整體設(shè)計(jì)，完成初稿的文字