FPGASPARK1.1硬件資源介紹.ppt

1、FPGA集成開發(fā)平臺FPGA SPARK 1.1、FPGA (現(xiàn)場可程序設(shè)計(jì)師男同性戀陣列)和CPLD (復(fù)雜程序設(shè)計(jì)師邏輯解老虎鉗)是程序設(shè)計(jì)師可邏輯老虎鉗，它們是基于PAL、GAL等邏輯解老虎鉗進(jìn)行化學(xué)基的。 與現(xiàn)有的PAL、GAL等相比，F(xiàn)PGACPLD的規(guī)模較大，可以替代數(shù)十到數(shù)千個通用IC芯片。 比較典型的是Xilinx公司的FPGA去老虎鉗系列和Altera公司的CPLD去老虎鉗系列，它們開發(fā)快，占有很大的PLD市場。 通常，在歐洲使用Xilinx的人很多，在日本和亞太地區(qū)使用ALTERA的人很多，在美國將秋天的顏色平分。 全球超過70%的PLD/FPGA產(chǎn)品由Altera和Xil

2、inx提供。 可以說Altera和Xilinx共同決定了PLD技術(shù)的發(fā)展方向。 FPGA綜合開發(fā)平臺的硬件資源介紹： FPGA SPARK采用子板/主機(jī)板的靈活組合結(jié)構(gòu)，通過主機(jī)板大量的硬件資源聚合，將FPGA芯片嵌入子板中。 通過更換不同的子板，F(xiàn)PGA SPARK可以將不同制造商的多個FPGA通訊端口到云同步！ 通訊端口ALTERA和XILINX兩個FPGA子板。 FPGA綜合開發(fā)平臺硬件資源外觀圖，主機(jī)板資源(1)，數(shù)字輸入接口8掃描式牛鼻子板輸入，8個撥號開關(guān)輸入數(shù)字顯示輸出接口8個LED位7段數(shù)字管(共陰) 帶格子128x64背面光的液晶模組VGA接口天線計(jì)程儀輸入接口8二進(jìn)制位最高

3、太陽大板塊、主機(jī)板資源(2)、天線計(jì)程儀輸出接口10二進(jìn)制位最高采樣速率80KSPS SPI接口DAC。 通訊接口紅外線收發(fā)模塊、2個UART串行、2 mbyte (256 kbyte ) PS2接口擴(kuò)展解調(diào)老虎鉗flash 256 kbyte (32k byte ) SRAM 8051系列MCU (有套接口，但暫時(shí)不提供芯片)。 用戶自己添加了24C02 (IIC接口EEPROM )擴(kuò)展接口PC104擴(kuò)展接口，實(shí)現(xiàn)了多個開發(fā)板級聯(lián)反應(yīng)。 或連接其他PC104接口設(shè)備MCU P1通訊端口MCU以構(gòu)成FPGA接口液晶擴(kuò)展接口，而ACEX 1K采用1.ALTERA 1K100子板： EP1K100

4、QC208芯片(20萬系統(tǒng)男同性戀)仍是主流ACEX 1K是altera唯一能夠直接通訊端口5v接口的主流FPGA，因此對于某些5v接口還是很好的選擇。 2.XILINX子板： XC2S200PQ208芯片(20萬系統(tǒng)男同性戀)、EP1K100資源介紹、FPGA綜合開發(fā)平臺接口關(guān)系介紹：牛鼻子板與查詢密碼管、牛鼻子板與查詢密碼管4條線交替成為高電平，與牛鼻子板當(dāng)某一掃描線為邏輯1時(shí)，選擇了其對應(yīng)的1二進(jìn)制位的查詢密碼管和2個按鈕，此時(shí)，選擇的查詢密碼管顯示段查詢密碼，與此云同步，檢測到選擇了2個共同的按鈕開關(guān)信號的2個按鈕， 當(dāng)兩個選擇按鈕中的一個被按下時(shí)，對應(yīng)的按鈕門信號返回到邏輯1，否則，

5、兩個按鈕門信號返回到邏輯0，并且當(dāng)兩個按鈕被按下云同步時(shí)，兩個按鈕門信號返回到邏輯1。 我們選擇的數(shù)字管是共陰極數(shù)字管，所以輸出分段查詢密碼時(shí)，哪個分段需要明亮，只要將該分段的輸出設(shè)為邏輯1即可。 這里，將四條掃描信號定義為掃描0、掃描1、掃描2、掃描3。 這些個依次對應(yīng)從左到右的4位查詢密碼管和從左到右的4列牛鼻子。 牛鼻子門信號KEYIN0對應(yīng)于上一列的牛鼻子，KEYIN1對應(yīng)于下一列的牛鼻子。FPGA綜合開發(fā)平臺接口關(guān)系介紹：牛鼻子板和查詢密碼管，牛鼻子板和查詢密碼管由4條掃描線和查詢密碼管的段查詢密碼信號，牛鼻子板的牛鼻子返回信號控制，各掃描線對應(yīng)1位7段編碼管，同時(shí)對應(yīng)縱向2個鍵四條

6、線交替變成高電平，掃描牛鼻子盤和數(shù)字管。當(dāng)某一掃描線為邏輯1時(shí)，選擇了其對應(yīng)的1二進(jìn)制位的查詢密碼管和2個按鈕，此時(shí)，選擇的查詢密碼管顯示段查詢密碼，與此云同步，檢測到選擇了2個共同的按鈕開關(guān)信號的2個按鈕， 當(dāng)兩個選擇按鈕中的一個被按下時(shí)，對應(yīng)的按鈕門信號返回到邏輯1，否則，兩個按鈕門信號返回到邏輯0，并且當(dāng)兩個按鈕被按下云同步時(shí)，兩個按鈕門信號返回到邏輯1。 我們選擇的數(shù)字管是共陰極數(shù)字管，所以輸出分段查詢密碼時(shí)，哪個分段需要明亮，只要將該分段的輸出設(shè)為邏輯1即可。 這里，將四條掃描信號定義為掃描0、掃描1、掃描2、掃描3。 這些個依次對應(yīng)從左到右的4位查詢密碼管和從左到右的4列牛鼻子。

7、牛鼻子門信號KEYIN0對應(yīng)于上一列的牛鼻子，KEYIN1對應(yīng)于下一列的牛鼻子。 因此，牛鼻子板的構(gòu)造如下表所示。FPGA綜合開發(fā)平臺接口關(guān)系介紹：牛鼻子板和數(shù)碼管、FPGA綜合開發(fā)平臺接口關(guān)系介紹：撥號開關(guān)、FPGA SPARK上有8位撥號開關(guān)，輸入二進(jìn)制值。 撥號開關(guān)ON的位置，即向上撥號的話，連接的FPGA端子的電平會變高。 關(guān)于指撥開關(guān)和FPGA I/O連接關(guān)系，介紹了FPGA綜合開發(fā)平臺接口關(guān)系：發(fā)光二極管，F(xiàn)PGA SPARK有8個發(fā)光二極管，F(xiàn)PGA驅(qū)動發(fā)光二極管的亮度水平低。 八個發(fā)光二極管與FPGA I/O的連接關(guān)系，作為FPGA綜合開發(fā)平臺接口關(guān)系介紹： VGA接口，F(xiàn)PG

8、A SPARK提供標(biāo)準(zhǔn)的VGA接口，支持640X480極限分辨率的顯示。 r、g、b分別由2位的二進(jìn)制信號控制，因此最多可產(chǎn)生64種顏色。 在下表中，R1表示r信號的MSB，R0表示r信號的LSB。 VGA接口與FPGA I/O的連接關(guān)系如下： FPGA集成開發(fā)平臺接口關(guān)系介紹： ADC接口，F(xiàn)PGA SPARK使用以往的ADC0804作為AD轉(zhuǎn)換芯片。 ADC有三路輸入，通過卷右側(cè)的跳線選擇。 EXTIN表示來自麥克風(fēng)的輸入TEMP表示來自溫度傳感器的輸入VOLT表示輸入了音量調(diào)整的電壓。 ADC的基準(zhǔn)電壓為5V。 音量調(diào)整后的電壓范圍為05V。 溫度傳感器采用LM35，其溫度系數(shù)為10uV

9、/攝氏。 ADC0804與FPGA I/O的連接關(guān)系為： FPGA綜合開發(fā)平臺接口關(guān)系介紹： DAC接口，F(xiàn)PGA SPARK采用SPI接口的TLC5615作為DAC，其精度為10二進(jìn)制位。 其輸出的全幅電壓為5V。 值得注意的是，TLC5615與FPGA I/O之間的連接關(guān)系將這一輸出稱為數(shù)字音效輸出，因?yàn)榱硪籌/O可以通過晶體管直接向FPGA推一推定耳機(jī)。 這個輸出和DAC的輸出經(jīng)過跳線的選擇發(fā)送到耳機(jī)變空。 當(dāng)跳線位于DACOUT位置時(shí)，耳機(jī)插孔輸出DAC輸出信號；當(dāng)跳線位于SP位置時(shí)，耳機(jī)插孔輸出從晶體管輸出的信號。 FPGA通過PIN 54(pin46 )驅(qū)動晶體管。FPGA綜合開發(fā)

10、平臺接口關(guān)系介紹：液晶模塊接口，F(xiàn)PGA SPARK采用128X64的點(diǎn)陣液晶模塊。 其特羅爾片型號為KS1080。 關(guān)于液晶模塊與FPGA I/O的連接關(guān)系，介紹了FPGA綜合開發(fā)平臺接口關(guān)系：液晶擴(kuò)展接口，在液晶模塊上FPGA SPARK提供了液晶的擴(kuò)展接口，其大頭針定義與液晶模塊信號的關(guān)系是： FPGA綜合開發(fā)平臺接口關(guān)系介紹： IIC接口(24C02) FPGA SPARK提供與串行EEPROM 24C02的接口，其IIC信號SDA與FPGA的PIN41(pin37 )接觸，SCK 24C02的三條地址線都連接到低電平。FPGA綜合開發(fā)平臺接口關(guān)系介紹：紅外接口，F(xiàn)PGA SPARK配

11、備紅外收發(fā)數(shù)據(jù)老虎鉗，紅外接收數(shù)據(jù)老虎鉗模型為SM0038。FPGAPIN157(pin149 )驅(qū)動紅外線的發(fā)光去老虎鉗，F(xiàn)PGA PIN 150(pin148 )接收由SM0038接收的信號。 兩種FPGA綜合開發(fā)平臺接口關(guān)系介紹： MCU構(gòu)成FPGA接口，F(xiàn)PGA SPARK提供由MCU構(gòu)成FPGA的接口，其實(shí)現(xiàn)方法是從8051MCU的P1通訊端口中選擇5二進(jìn)制位信號進(jìn)行FPGA PS配置此接口位于開發(fā)平臺的左上方犄角旮旯，名稱為FPGA_LOAD。 值得注意的是，MCU的信號與PS配置信號的關(guān)系能夠通過VGA套接口的旁邊的跳線控制PS配置接口FPGA_LOAD的電源，如果連接了跳線，則

12、能夠在配置接口上輸出5V的電源、FPGA綜合開發(fā)平臺接口關(guān)系介紹： MCU P1通訊端口、FPGA SPARK也將MCU的P1通訊端口的所有信號導(dǎo)入IDC10的擴(kuò)展接口，作為必要的擴(kuò)展用途。 此接口位于FPGA_LOAD的旁邊，名稱為P1_PORT。 該接口的端子和信號的對應(yīng)關(guān)系，F(xiàn)PGA綜合開發(fā)平臺接口關(guān)系介紹： MCU和FPGA的接口，8051MCU和FPGA I/O的連接關(guān)系。 第一，特殊信號：FPGA綜合開發(fā)平臺接口關(guān)系介紹：內(nèi)部男低音(1)，F(xiàn)PGA SPARK內(nèi)部有地址寬度20BIT，數(shù)據(jù)寬度8BIT的男低音，F(xiàn)LASH，SRAM掛在該男低音上，該男低音也連接到PC104進(jìn)行擴(kuò)展、

13、FPGA綜合開發(fā)平臺接口關(guān)系介紹：內(nèi)部男低音(2)、FPGA SPARK內(nèi)部有地址寬度20BIT、數(shù)據(jù)寬度8BIT的男低音，F(xiàn)LASH、SRAM掛在該男低音上，云同步上該男低音也是與PC104擴(kuò)展通訊端口相連接的男低音， 列出相同信號定義的男低音信號和FPGA I/O的對應(yīng)關(guān)系，然后對FLASH和SRAM、PC104進(jìn)行更詳細(xì)的說明。 FPGA綜合開發(fā)平臺接口關(guān)系介紹： FLASH和SRAM，F(xiàn)PGA SPARK開發(fā)平臺配置了FLASH和SRAM。 因?yàn)镕LASH的殘奧儀表是256KX8，所以具有18條地址線，并分別對應(yīng)于PC104的下位18個二進(jìn)制位地址。 閃存的八個數(shù)據(jù)線分別與PC104的

14、八個數(shù)據(jù)線相對應(yīng)。 閃存的OE與PC104的MEMR相對應(yīng)，閃存的WE與PC04的MEMW相對應(yīng)。 FLASH的CE是單獨(dú)的FPGA控制的，并且對應(yīng)于FPGA的引腳187 (引腳180 )。 SRAM與FLASH類似，不同之處在于SRAM有32KX8，地址線有15條，分別依次對應(yīng)PC104的低位15二進(jìn)制位地址。 SRAM中的CE單獨(dú)地控制FPGA，其對應(yīng)于FPGA中的PIN 159(pin151 )。FPGA綜合開發(fā)平臺接口關(guān)系介紹：水晶振動和全局RESET、FPGA SPARK開發(fā)平臺的子板使用25MHz的時(shí)鐘振動作為時(shí)鐘源的鐘振動位于子板的右下方，是一種四足接插鐘振動。 并且，在子板的左上方具有全局RESET用的按鈕，在推一推和FPGA的全局輸入端子處于高電平，當(dāng)離開該按鈕時(shí)處于低電平。 對于altera 1至k 30的子板，時(shí)鐘通過FPGA的79個大頭針輸入，并且全局RESET通過FPGA的180個大頭針輸入。 對于Xilinx XC2S200子板，時(shí)鐘是從FPGA的80個大頭針輸入，全局重置是從FPGA的182個大頭針輸入。FPGA綜合開發(fā)平臺接口關(guān)系介紹： FPGA SPARK下載通訊端口說明、FPGA SPARK下載通訊端口全部留在子板上，是因?yàn)樽影濯?dú)立成