計算機(jī)組成原理ch4.ppt

1、第章 存 儲 器,4.1 概述,4.2 主存儲器,4.3 高速緩沖存儲器,4.4 輔助存儲器,4.1 概 述,一、存儲器分類,1. 按存儲介質(zhì)分類,(1) 半導(dǎo)體存儲器,(2) 磁表面存儲器,(3) 磁芯存儲器,(4) 光盤存儲器,易失,TTL 、MOS,磁頭、載磁體,硬磁材料、環(huán)狀元件,激光、磁光材料,(1) 存取時間與物理地址無關(guān)（隨機(jī)訪問）,順序存取存儲器 磁帶,4.1,2. 按存取方式分類,(2) 存取時間與物理地址有關(guān)（串行訪問）,隨機(jī)存儲器,只讀存儲器,直接存取存儲器 磁盤,在程序的執(zhí)行過程中 可 讀 可 寫,在程序的執(zhí)行過程中 只 讀,磁盤、磁帶、光盤,高速緩沖存儲器（Cache

2、）,Flash Memory,存 儲 器,3. 按在計算機(jī)中的作用分類,4.1,高,小,快,1. 存儲器三個主要特性的關(guān)系,二、存儲器的層次結(jié)構(gòu),4.1,虛擬存儲器,虛地址,邏輯地址,實(shí)地址,物理地址,主存儲器,4.1,（速度）,（容量）,4.2 主存儲器,一、概述,1. 主存的基本組成,2. 主存和 CPU 的聯(lián)系,4.2,高位字節(jié) 地址為字地址,低位字節(jié) 地址為字地址,設(shè)地址線 24 根,按 字節(jié) 尋址,按 字 尋址,若字長為 16 位,按 字 尋址,若字長為 32 位,3. 主存中存儲單元地址的分配,4.2,224 = 16 M,8 M,4 M,(2) 存儲速度,4. 主存的技術(shù)指標(biāo),(

3、1) 存儲容量,(3) 存儲器的帶寬,主存 存放二進(jìn)制代碼的總位數(shù),讀出時間 寫入時間,存儲器的 訪問時間,讀周期 寫周期,位/秒,4.2,芯片容量,二、半導(dǎo)體存儲芯片簡介,1. 半導(dǎo)體存儲芯片的基本結(jié)構(gòu),1K4位,16K1位,8K8位,10,4,14,1,13,8,4.2,片選線,讀/寫控制線,（低電平寫 高電平讀）,（允許讀）,4.2,（允許寫）,存儲芯片片選線的作用,用 16K 1位 的存儲芯片組成 64K 8位 的存儲器,32片,4.2,2. 半導(dǎo)體存儲芯片的譯碼驅(qū)動方式,(1) 線選法,4.2,(2) 重合法,4.2,0,0,三、隨機(jī)存取存儲器 ( RAM ),1. 靜態(tài) RAM (

4、SRAM),(1) 靜態(tài) RAM 基本電路,A 觸發(fā)器非端,A 觸發(fā)器原端,4.2,T1 T4, 靜態(tài) RAM 基本電路的 讀 操作,4.2,讀選擇有效, 靜態(tài) RAM 基本電路的 寫 操作,4.2,寫選擇有效,(2) 靜態(tài) RAM 芯片舉例, Intel 2114 外特性,存儲容量 1K4 位,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,4.2,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,4.2, Intel 2114

5、 RAM 矩陣 (64 64) 讀,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,15,0,31,16,47,32,63,48,15,0,31,16,47,32,63,48,讀寫電路,讀寫電路,讀寫電路,讀寫電路,0,1,63,0,15,行,地,址,譯,碼,列,地,址,譯,碼,I/O1,I/O2,I/O3,I/O4,WE,CS,0,0,0,0,0,0,0,0,0,0,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,0,16,32,48,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,0,16,32,48,4.2, Intel 2114 R

6、AM 矩陣 (64 64) 讀,0,16,32,48,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,4.2, Inte

7、l 2114 RAM 矩陣 (64 64) 寫,(3) 靜態(tài) RAM 讀 時序,4.2,(4) 靜態(tài) RAM (2114) 寫 時序,4.2,(1) 動態(tài) RAM 基本單元電路,2. 動態(tài) RAM ( DRAM ),讀出與原存信息相反,讀出時數(shù)據(jù)線有電流 為 “1”,寫入與輸入信息相同,寫入時 CS 充電 為 “1” 放電 為 “0”,4.2,T,無電流,有電流,(2) 動態(tài) RAM 芯片舉例, 三管動態(tài) RAM 芯片 (Intel 1103) 讀,4.2,讀 寫 控 制 電 路, 三管動態(tài) RAM 芯片 (Intel 1103) 寫,4.2,4.2, 三管動態(tài) RAM 芯片 (Intel 1

8、103) 寫,4.2, 三管動態(tài) RAM 芯片 (Intel 1103) 寫,4.2, 三管動態(tài) RAM 芯片 (Intel 1103) 寫,4.2, 三管動態(tài) RAM 芯片 (Intel 1103) 寫,4.2, 三管動態(tài) RAM 芯片 (Intel 1103) 寫,4.2, 三管動態(tài) RAM 芯片 (Intel 1103) 寫,讀 寫 控 制 電 路,4.2, 三管動態(tài) RAM 芯片 (Intel 1103) 寫,讀 寫 控 制 電 路,4.2, 三管動態(tài) RAM 芯片 (Intel 1103) 寫,讀 寫 控 制 電 路, 單管動態(tài) RAM 4116 (16K 1位) 外特性,4.2,

9、4116 (16K 1位) 芯片 讀 原理,4.2,63,0,0,0, 4116 (16K1位) 芯片 寫 原理,4.2,63,0,(3) 動態(tài) RAM 時序,行、列地址分開傳送,寫時序,數(shù)據(jù) DOUT 有效,數(shù)據(jù) DIN 有效,讀時序,4.2,(4) 動態(tài) RAM 刷新,刷新與行地址有關(guān),“死時間率” 為 128/4 000 100% = 3.2%,“死區(qū)” 為 0.5 s 128 = 64 s,4.2,以128 128 矩陣為例,tC = tM + tR,無 “死區(qū)”, 分散刷新（存取周期為1 s ）,(存取周期為 0.5 s + 0.5 s ),4.2,以 128 128 矩陣為例, 分

10、散刷新與集中刷新相結(jié)合（異步刷新）,對于 128 128 的存儲芯片（存取周期為 0.5 s ）,將刷新安排在指令譯碼階段，不會出現(xiàn) “死區(qū)”,“死區(qū)” 為 0.5 s,若每隔 15.6 s 刷新一行,每行每隔 2 ms 刷新一次,4.2,3. 動態(tài) RAM 和靜態(tài) RAM 的比較,存儲原理,集成度,芯片引腳,功耗,價格,速度,刷新,4.2,四、只讀存儲器（ROM）,1. 掩模 ROM ( MROM ),行列選擇線交叉處有 MOS 管為“1”,行列選擇線交叉處無 MOS 管為“0”,2. PROM (一次性編程),4.2,3. EPROM (多次性編程 ),(1) N型溝道浮動?xùn)?MOS 電路

11、,紫外線全部擦洗,4.2,(2) 2716 EPROM 的邏輯圖和引腳,4.2,4. EEPROM (多次性編程 ),電可擦寫,局部擦寫,全部擦寫,5. Flash Memory (閃速型存儲器),比 EEPROM快,4.2,EPROM,價格便宜 集成度高,EEPROM,電可擦洗重寫,具備 RAM 功能,用 1K 4位 存儲芯片組成 1K 8位 的存儲器,？片,五、存儲器與 CPU 的連接,1. 存儲器容量的擴(kuò)展,4.2,2片,(2) 字?jǐn)U展（增加存儲字的數(shù)量）,用 1K 8位 存儲芯片組成 2K 8位 的存儲器,4.2,？片,2片,(3) 字、位擴(kuò)展,用 1K 4位 存儲芯片組成 4K 8位

12、 的存儲器,4.2,？片,8片,2. 存儲器與 CPU 的連接,(1) 地址線的連接,(2) 數(shù)據(jù)線的連接,(3) 讀/寫命令線的連接,(4) 片選線的連接,(5) 合理選擇存儲芯片,(6) 其他 時序、負(fù)載,4.2,例4.1 解:,(1) 寫出對應(yīng)的二進(jìn)制地址碼,(2) 確定芯片的數(shù)量及類型,A15A14A13 A11 A10 A7 A4 A3 A0,4.2,(3) 分配地址線,A10 A0 接 2K 8位 ROM 的地址線,A9 A0 接 1K 4位 RAM 的地址線,(4) 確定片選信號,4.2,例 4.1 CPU 與存儲器的連接圖,4.2,(1) 寫出對應(yīng)的二進(jìn)制地址碼,(2) 確定芯

13、片的數(shù)量及類型,(3) 分配地址線,(4) 確定片選信號,1片 4K 8位 ROM 2片 4K 8位 RAM,A11 A0 接 ROM 和 RAM 的地址線,4.2,用 138 譯碼器及其他門電路（門電路自定）畫出 CPU和 2764 的連接圖。要求地址為 F0000HFFFFFH , 并 寫出每片 2764 的地址范圍。,4.2,六、存儲器的校驗(yàn),編碼的糾錯 、檢錯能力與編碼的最小距離有關(guān),L 編碼的最小距離,D 檢測錯誤的位數(shù),C 糾正錯誤的位數(shù),漢明碼是具有一位糾錯能力的編碼,4.2,1 . 編碼的最小距離,任意兩組合法代碼之間 二進(jìn)制位數(shù) 的 最少差異,漢明碼的組成需增添 ？位檢測位,

14、檢測位的位置 ？,檢測位的取值 ？,2k n + k + 1,檢測位的取值與該位所在的檢測“小組” 中 承擔(dān)的奇偶校驗(yàn)任務(wù)有關(guān),組成漢明碼的三要素,4.2,2 . 漢明碼的組成,各檢測位 Ci 所承擔(dān)的檢測小組為,gi 小組獨(dú)占第 2i1 位,gi 和 gj 小組共同占第 2i1 + 2j1 位,gi、gj 和 gl 小組共同占第 2i1 + 2j1 + 2l1 位,4.2,例4.4,求 0101 按 “偶校驗(yàn)” 配置的漢明碼,解：, n = 4,根據(jù) 2k n + k + 1,得 k = 3,漢明碼排序如下:,C1 C2 C4,0, 0101 的漢明碼為 0100101,4.2,1,0,按配

15、偶原則配置 0011 的漢明碼,C1 C2 C4,1 0 0,解：, n = 4 根據(jù) 2k n + k + 1,取 k = 3, 0011 的漢明碼為 1000011,練習(xí)1,4.2,3. 漢明碼的糾錯過程,形成新的檢測位 Pi ，,如增添 3 位 （k = 3），,新的檢測位為 P4 P2 P1 。,以 k = 3 為例，Pi 的取值為,對于按 “偶校驗(yàn)” 配置的漢明碼,不出錯時 P1= 0，P2 = 0，P4 = 0,C1,C2,C4,其位數(shù)與增添的檢測位有關(guān)，,4.2,無錯,有錯,有錯,P4P2P1 = 110,第 6 位出錯，可糾正為 0100101， 故要求傳送的信息為 0101。

16、,糾錯過程如下,例4.5,解：,4.2,練習(xí)2, P4 P2 P1 = 100,第 4 位錯，可不糾,配奇的漢明碼為 0101011,4.2,七、提高訪存速度的措施,采用高速器件,調(diào)整主存結(jié)構(gòu),1. 單體多字系統(tǒng),采用層次結(jié)構(gòu) Cache 主存,增加存儲器的帶寬,4.2,2. 多體并行系統(tǒng),(1) 高位交叉,4.2,順序編址,各個體并行工作,4.2,體號,(1) 高位交叉,4.2,(2) 低位交叉,各個體輪流編址,4.2,體號,(2) 低位交叉 各個體輪流編址,低位交叉的特點(diǎn),在不改變存取周期的前提下，增加存儲器的帶寬,4.2,啟動存儲體 0,啟動存儲體 1,啟動存儲體 2,啟動存儲體 3,4

17、.2,設(shè)四體低位交叉存儲器，存取周期為T，總線傳輸周期為，為實(shí)現(xiàn)流水線方式存取，應(yīng)滿足 T 4。,連續(xù)讀取 4 個字所需的時間為 T(4 1),(3) 存儲器控制部件（簡稱存控）,易發(fā)生代碼 丟失的請求源，優(yōu)先級 最高,嚴(yán)重影響 CPU 工作的請求源， 給予 次高 優(yōu)先級,4.2,4.2,3.高性能存儲芯片,(1) SDRAM (同步 DRAM),在系統(tǒng)時鐘的控制下進(jìn)行讀出和寫入 CPU 無須等待,(2) RDRAM,由 Rambus 開發(fā)，主要解決 存儲器帶寬 問題,(3) 帶 Cache 的 DRAM,在 DRAM 的芯片內(nèi) 集成 了一個由 SRAM 組成的 Cache ，有利于 猝發(fā)式讀

18、取,4.3 高速緩沖存儲器,一、概述,1. 問題的提出,避免 CPU “空等” 現(xiàn)象,CPU 和主存（DRAM）的速度差異,容量小 速度高,容量大 速度低,程序訪問的局部性原理,2. Cache 的工作原理,(1) 主存和緩存的編址,主存和緩存按塊存儲 塊的大小相同,B 為塊長,4.3,(2) 命中與未命中,M C,主存塊 調(diào)入 緩存,主存塊與緩存塊 建立 了對應(yīng)關(guān)系,用 標(biāo)記記錄 與某緩存塊建立了對應(yīng)關(guān)系的 主存塊號,主存塊與緩存塊 未建立 對應(yīng)關(guān)系,主存塊 未調(diào)入 緩存,4.3,(3) Cache 的命中率,CPU 欲訪問的信息在 Cache 中的 比率,命中率 與 Cache 的 容量

19、與 塊長 有關(guān),一般每塊可取 4 8 個字,塊長取一個存取周期內(nèi)從主存調(diào)出的信息長度,CRAY_1 16體交叉 塊長取 16 個存儲字,IBM 370/168 4體交叉 塊長取 4 個存儲字,（64位4 = 256位）,4.3,(4) Cache 主存系統(tǒng)的效率,效率 e 與 命中率 有關(guān),設(shè) Cache 命中率 為 h，訪問 Cache 的時間為 tc ， 訪問 主存 的時間為 tm,4.3,3. Cache 的基本結(jié)構(gòu),4.3,Cache 替換機(jī)構(gòu),Cache 存儲體,主存Cache 地址映射 變換機(jī)構(gòu),由CPU完成,4. Cache 的 讀寫 操作,讀,4.3,Cache 和主存的一致性

20、,4.3,寫直達(dá)法（Write through）,寫回法（Write back）,寫操作時數(shù)據(jù)既寫入Cache又寫入主存,寫操作時只把數(shù)據(jù)寫入 Cache 而不寫入主存 當(dāng) Cache 數(shù)據(jù)被替換出去時才寫回主存,寫操作時間就是訪問主存的時間，讀操作時不 涉及對主存的寫操作，更新策略比較容易實(shí)現(xiàn),寫操作時間就是訪問 Cache 的時間， 讀操作 Cache 失效發(fā)生數(shù)據(jù)替換時， 被替換的塊需寫回主存，增加了 Cache 的復(fù)雜性,5. Cache 的改進(jìn),(1) 增加 Cache 的級數(shù),片載（片內(nèi)）Cache,片外 Cache,(2) 統(tǒng)一緩存和分立緩存,指令 Cache,數(shù)據(jù) Cache,與主存結(jié)構(gòu)有關(guān),與指令執(zhí)行的控制方式有關(guān),是否流水,Pentium 8K 指令 Cache 8K 數(shù)據(jù) Cache,PowerPC620 32K 指令 Cache 32K 數(shù)據(jù) Cache,4.3,二、Cache 主存的地址映射,1. 直接映射,每個緩存塊 i 可以和 若干 個 主存塊 對應(yīng),每個主存塊 j 只能和 一 個 緩存塊 對應(yīng),i = j mod C,4.3,2. 全相聯(lián)映射,主存 中的 任一塊 可以映射到 緩存 中的 任一塊,4.3,某一主存塊 j 按模 Q