電子線路CAD項(xiàng)目教程課件：繪制單片機(jī)電子時(shí)鐘電路PCB

繪制單片機(jī)電子時(shí)鐘電路PCB相關(guān)知識(shí)差分線的繪制方法1.打開(kāi)一個(gè)PCB文件，單擊左側(cè)面板下方的“PCB”標(biāo)簽按鈕打開(kāi)PCB面板，如圖4-25所示。單擊PCB面板最上方右側(cè)的下三角符，在下拉菜單中選擇“DifferentialPairsEditor”，然后單擊下方的“添加”按鈕。圖4-25PCB面板

繪制單片機(jī)電子時(shí)鐘電路PCB相關(guān)知識(shí)差分線的繪制方法2.在彈出的“差分對(duì)”對(duì)話框中分別選擇需要進(jìn)行差分走線的網(wǎng)絡(luò)，比如“正網(wǎng)絡(luò)”選擇“NetC3_1”、“負(fù)網(wǎng)絡(luò)”選擇“NetQ1_2”，接著可以在“名稱”處為這對(duì)差分走線對(duì)進(jìn)行命名，比如“差分走線1”，如圖4-26所示，但這個(gè)沒(méi)有也不會(huì)影響走線。圖4-26差分走線對(duì)的命名

繪制單片機(jī)電子時(shí)鐘電路PCB相關(guān)知識(shí)差分線的繪制方法

設(shè)置完差分走線規(guī)則后，單擊布線工具欄的按鈕，便可以像正常走線那樣繪制差分線。用軟件自帶的差分走線功能走出來(lái)的線要齊整很多，如圖4-27，這大大減少了計(jì)算線長(zhǎng)的工作量。圖4-27差分走線的繪制

繪制單片機(jī)電子時(shí)鐘電路PCB任務(wù)實(shí)施步驟1：打開(kāi)PCB工程

啟動(dòng)AltiumDesigner21軟件，打開(kāi)名為“單片機(jī)電子時(shí)鐘電路”的PCB工程，如圖4-28所示，可以看到PCB工程、原理圖庫(kù)、封裝庫(kù)、原理圖文件都一并打開(kāi)。圖4-28打開(kāi)工程

繪制單片機(jī)電子時(shí)鐘電路PCB任務(wù)實(shí)施步驟2：創(chuàng)建PCB文件

執(zhí)行菜單【文件】/【新的】/【PCB】命令，創(chuàng)建一個(gè)名為“單片機(jī)電子時(shí)鐘電路.PcbDoc”的PCB編輯器文件，如圖4-29所示。圖4-29創(chuàng)建PCB文件

繪制單片機(jī)電子時(shí)鐘電路PCB任務(wù)實(shí)施步驟3：將原理圖中的元件與網(wǎng)絡(luò)信息導(dǎo)入PCB文件

執(zhí)行【Design（設(shè)計(jì)）】/【ImportChangesFrom單片機(jī)電子時(shí)鐘電路.PrjPcb】命令，在彈出的“工程變更指令”窗口中依次單擊“驗(yàn)證變更”、“執(zhí)行變更”和“關(guān)閉”按鈕，可以將原理圖中元件的封裝、網(wǎng)絡(luò)連接信息導(dǎo)入PCB文件，如圖4-30所示。圖4-30導(dǎo)入PCB文件

繪制單片機(jī)電子時(shí)鐘電路PCB任務(wù)實(shí)施步驟4：元件布局

手動(dòng)拖動(dòng)元件封裝到板框中，在選中元件封裝的情況下按空格鍵實(shí)現(xiàn)元件90°旋轉(zhuǎn)，或者移動(dòng)元件的位置，使元件之間交叉的飛線盡可能少為準(zhǔn)，如圖4-31所示。圖4-31元件布局

注意：在此電路中，由于時(shí)鐘電路對(duì)抗干擾特性的高要求，單片機(jī)U1、晶振Y1、兩個(gè)電容C2、C3的布局應(yīng)遵循以下原則：

（1）和

IC（在本電路中為單片機(jī)）

布在同一層面，這樣可以少打孔；

（2）布局要緊湊，電容位于晶振和

IC

之間，且靠近晶振放置，使時(shí)鐘線到

IC

盡量短；

（3）對(duì)于有測(cè)試點(diǎn)的情況，盡量避免stub（線頭或歪線,或者說(shuō)信號(hào)沒(méi)打算經(jīng)過(guò)的路徑），或者是使stub盡量短；

（4）附近不要擺放大功率器件、如電源芯片、MOS管、電感等發(fā)熱量大的器件。

繪制單片機(jī)電子時(shí)鐘電路PCB任務(wù)實(shí)施步驟5：自動(dòng)布線

執(zhí)行【Route（布線）】/【AutoRoute（自動(dòng)布線）】/【All（全部）】操作，彈出“Situs布線策略”窗口，單擊“編輯規(guī)則”按鈕，在彈出的“PCB規(guī)則及約束編輯器”對(duì)話框中，修改布線層為“BottomLayer”，并修改線寬。圖4-32PCB圖

單擊“確定”按鈕返回“Situs布線策略”窗口，單擊右下角的“RouteAll”按鈕開(kāi)始自動(dòng)布線，等待自動(dòng)布線完成，可得到如圖4-32所示的PCB圖。

至此，單片機(jī)電子時(shí)鐘電路的PCB繪制完畢，最后再次保存即可。

繪制單片機(jī)電子時(shí)鐘電路PCB任務(wù)實(shí)施步驟5：自動(dòng)布線

注意：同樣的，在此電路中，由于時(shí)鐘電路對(duì)抗干擾特性的高要求，單片機(jī)U1、晶振Y1、兩個(gè)電容C2、C3的布線應(yīng)遵循以下原則：

（1）和IC同層布局，同層走線，盡量少打孔，如果打孔，需要在附近加回流地孔；

（2）差分走線；

（3）走線要加粗，通常

8~12mil；