智能測控系統(tǒng)設(shè)計3-數(shù)據(jù)采集(東南大學(xué))課件_第1頁
智能測控系統(tǒng)設(shè)計3-數(shù)據(jù)采集(東南大學(xué))課件_第2頁
智能測控系統(tǒng)設(shè)計3-數(shù)據(jù)采集(東南大學(xué))課件_第3頁
智能測控系統(tǒng)設(shè)計3-數(shù)據(jù)采集(東南大學(xué))課件_第4頁
智能測控系統(tǒng)設(shè)計3-數(shù)據(jù)采集(東南大學(xué))課件_第5頁
已閱讀5頁,還剩101頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

第四章數(shù)據(jù)采集系統(tǒng)4.1數(shù)據(jù)采集系統(tǒng)的結(jié)構(gòu)形式4.2采樣保持器4.3多路模擬開關(guān)4.4A/D轉(zhuǎn)換器4.5浮點放大器4.6數(shù)據(jù)采集系統(tǒng)的電器隔離4.1數(shù)據(jù)采集系統(tǒng)的結(jié)構(gòu)形式數(shù)據(jù)采集系統(tǒng)的基本結(jié)構(gòu)多路分時采集單端輸入系統(tǒng)多路同步采集分時輸入系統(tǒng)多路同步采集多路轉(zhuǎn)換系統(tǒng)多路分時采集單端輸入系統(tǒng)多路同步采集多路轉(zhuǎn)換系統(tǒng)4.2采樣保持器采樣保持器基本原理采樣保持器基本參數(shù)集成采樣保持器LF398采樣保持器基本原理采樣保持器基本參數(shù)捕獲時間:采樣命令起,輸出從原保持值到當前輸入信號值所需時間,一般在350ns~15s??讖綍r間:保持命令起,到開關(guān)斷開的時間,10~200ns。孔徑抖動:孔徑時間的變化范圍。保持建立時間:開關(guān)斷開后,輸出達到穩(wěn)定的時間。衰減率:保持時間內(nèi),輸出下降的速度。傳導(dǎo)誤差:保持時間內(nèi),由于寄生電容,輸入信號引起輸出信號的變化。集成采樣保持器LF398捕獲時間小于10sLF398連接集成采樣保持器AD585捕獲時間小于3sAD585連接4.3多路模擬開關(guān)多路開關(guān)的主要技術(shù)指標多路模擬開關(guān)芯片舉例多路模擬開關(guān)的擴展導(dǎo)通電阻與電源電壓的關(guān)系

導(dǎo)通電阻與溫度的關(guān)系CMOS型模擬開關(guān)的導(dǎo)通電阻曲線

多路模擬開關(guān)芯片舉例單端16通道AD7506差動8通道AD7507RON:400

;tON:1.5s;tOFF:1s;tOPEN:100ns多路模擬開關(guān)的擴展A/D轉(zhuǎn)換器的主要性能指標分辨率,一般以位數(shù)表示,如12位AD;量化誤差,一般為

1/2LSB;偏移誤差,又稱零值誤差,即輸入零時輸出不為零,可用電位器調(diào)至最小;滿刻度誤差,即增益誤差;線性度,實際轉(zhuǎn)移特性與理想直線的最大偏差;轉(zhuǎn)換速率,每秒轉(zhuǎn)換的次數(shù),1MSPS=1兆次/秒。AD轉(zhuǎn)換器的分類積分式A/D轉(zhuǎn)換器原理對-uI積分,計數(shù)2n-1個對基準電壓積分,計數(shù)N個積分式ADC芯片舉例(ICL7109)主要指標:分辨率12位;轉(zhuǎn)換速度30次/秒;零漂1v/C;電源5V(典型);輸入電壓小于4VICL7109積分式ADC的管腳指示轉(zhuǎn)換是否結(jié)束高位字節(jié)低位字節(jié)三態(tài)輸出便于數(shù)據(jù)線的連接ICL7109積分式ADC的管腳低電平為直接輸出方式,高電平為握手方式有關(guān)振蕩器的連接運行控制輸入信號,握手方式時外設(shè)接收數(shù)據(jù)輸入為差分信號ICL7109直接輸出模式控制邏輯元件參數(shù)積分電阻積分電容校零電容:0.33F參考電容:1F參考電壓:輸入電壓/2,例如參考電壓1.024V,則輸入滿刻度電壓2.048VRC振蕩頻率:f=0.45/RCICL7109振蕩器連接選擇RC振蕩器選擇晶體振蕩器ICL7109應(yīng)用逐次逼近式A/D轉(zhuǎn)換器原理逐次逼近式ADC芯片舉例AD1674AD1674主要指標分辨率12位;轉(zhuǎn)換時間10s;溫漂6LSB;電源15V(模擬電源,典型值)、5V(數(shù)字電源,典型值);輸入電壓5V、10V、10V、20V;輸入阻抗5k(10V幅度)、10k(20V幅度);SHA:捕獲時間1s、孔徑時間50ns、孔徑抖動250psAD1674管腳1.VLOGIC,+5V2.12/8,DI,L:8位輸出,H:12位輸出3./CS,DI,片選,低有效4.A0,DI,轉(zhuǎn)換時:L,12位轉(zhuǎn)換,H,8位轉(zhuǎn)換;讀數(shù)時:L,DB4~DB11有效,H,DB3~DB0有效。5.R/C,DI,H,讀操作,L轉(zhuǎn)換操作6.CE,DI,片使能,可用于起動一次操作(讀或轉(zhuǎn)換)7.Vcc,+15V(或+12V)8.REFOUT,+10V輸出9.AGND10.REFIN,接50,再連REFOUTAD1674管腳11.VEE,-15V(或-12V)12.BIPOFF,AI,雙極偏置端,雙極輸入時接50,再接REFOUT,單極工作時接AGND13.10Vin,AI,0~10V或-5~+5V輸入14.20Vin,AI,0~20V或-10~+10V輸入15.DGND16~19,DO,數(shù)字低四位20~27,DO,數(shù)字高四位28.STS,DO,H,正在轉(zhuǎn)換,L,完成轉(zhuǎn)換內(nèi)部結(jié)構(gòu)圖AD1674真值表單極性輸入時參考電源的接法雙極性輸入時參考電源的接法增量編碼原理積分器增量編碼信號通過積分器和低通濾波器解調(diào)。上升一個臺階編碼為1,下降一個臺階編碼為0增量編碼存在的問題過載噪聲:原始曲線的變化率過大,調(diào)制曲線跟不上造成的誤差。量化噪聲:調(diào)制曲線和原始曲線之間由于量化造成的誤差。由于上述原因,增量編碼存在較大的噪聲(誤差)??偤驮隽浚?)編碼原理量化誤差的微分為高頻信號,y1(t)經(jīng)低通濾波后即可解調(diào)對輸入信號積分后再進行增量編碼。這樣降低了信號中高頻分量的幅度。-A/D轉(zhuǎn)換器原理說明UI=0V輸入為oV時,0和1的個數(shù)相等輸入為oV時,斜率相等-A/D轉(zhuǎn)換器原理說明UI=1/4UR輸入為1/4UR時,1的個數(shù)比0的個數(shù)多輸入為1/4UR時,斜率不等二階-A/D轉(zhuǎn)換器-A/D轉(zhuǎn)換器的特點1.轉(zhuǎn)換精度高:由先進的原理保證。2.轉(zhuǎn)換速度低:過采樣-調(diào)制實現(xiàn)A/D轉(zhuǎn)換,犧牲速度換取精度。3.由于采用過采樣-調(diào)制,所以ADC前端不需要加抗混迭濾波器。-ADC芯片舉例ADS1210ADS1211比ADS1210增加了多路轉(zhuǎn)換開關(guān)ADS1210/1211的主要指標1.有效分辨率:10Hz時24位,1kHz時20位(加速模式)2.數(shù)據(jù)輸出速度:最高15.6kHz3.PGA增益:1,2,4,8,164.參考電壓輸出:2.5V,25ppm/°C5.偏置電壓輸出:3.3V。6.時鐘頻率:最高10MHz7.電源:+5VADS1210的管腳功能1.AINP:同相輸入2.AINN:反相輸入3.AGND:模擬地4.ABIAS:偏置電壓輸出3.3V5./CS:片選輸入6./DSYNC:同步輸入信號7.XIN:系統(tǒng)時鐘輸入8.XOUT:系統(tǒng)時鐘輸出端(接晶振)9.DGND:數(shù)字地10.DVDD:數(shù)字電源,+5VADS1210的管腳功能11.SCLK:數(shù)據(jù)傳送時鐘輸入/輸出12.SDIO:串行數(shù)據(jù)輸入(也可作輸出)13.SDOUT:串行數(shù)據(jù)輸出14.DRDY:數(shù)據(jù)準備就緒15.MODE:模式控制信號,H主控模式,L從動模式16.模擬電源:+5V17.REFOUT:參考電壓輸出+2.5V18.REFIN:參考電壓入ADS1210的結(jié)構(gòu)框圖ADS1210的加速模式ADS1210的輸入偏置信號直接輸入時,差分電壓范圍為0~5V外加偏置可改變輸入范圍,輸入范圍也與PGA增益有關(guān)ADS1210的標定方式自標定:輸入短路標零位,輸入接參考標滿度ADS1210的標定方式系統(tǒng)零位標定:輸入接差分輸入端,標零位ADS1210的標定方式系統(tǒng)滿度標定:輸入接差分輸入端,標滿值A(chǔ)DS1210的標定方式系統(tǒng)準標定:輸入接差分輸入端,標零位;輸入接參考標滿度ADS1210的標定方式系統(tǒng)后臺標定:

短路標零位正常轉(zhuǎn)換接參考標滿度正常轉(zhuǎn)換(循環(huán)再做)ADS1210的主模式和從模式主模式:MODE=H,時鐘由ADS1210內(nèi)部提供,SCLK為輸出。從模式:MODE=L,時鐘由外部主控制器設(shè)定,SCLK為輸入,大多數(shù)系統(tǒng)使用從模式。睡眠模式:命令寄存器模式位寫入110,模擬電路和大部分數(shù)字電路被關(guān)斷。寫入新模式可以重新激活。ADS1210內(nèi)部寄存器ADS1210指令寄存器INSR命令串行口對寄存器進行讀或?qū)憂個字節(jié)ADS1210命令寄存器CMR控制轉(zhuǎn)換器的所有功能命令寄存器的各位(輸出數(shù)據(jù)的范圍)命令寄存器的各位作用同輸入端/DSYNC命令寄存器的各位命令寄存器的各位加速模式控制位,控制輸入電容采樣頻率和調(diào)制速率控制抽取率:數(shù)字濾波器中計算單個輸出結(jié)果所用的調(diào)制個數(shù)ADS1210數(shù)據(jù)輸出寄存器DOR存放最新的轉(zhuǎn)換結(jié)果ADS1210零偏標定寄存器OCR存放零位標定結(jié)果ADS1210滿度標定寄存器FCR存放滿度標定結(jié)果三線接口從動模式從動模式接地四線接口從動模式ADS1210應(yīng)用并行比較式ADC原理(1/2)VR/256(3/2)VR/256(511/2)VR/256只有一個為12n線/n線輸出分級式ADC結(jié)構(gòu)又稱流水線式ADC或多級式ADC(subranging,pipelined,multistep)如:由兩級4位并行式ADC構(gòu)成8位分級式ADC分級式ADC舉例AD9480尺寸12×12×1.2mmAD9480功能框圖AD9480管腳AD9480管腳AD9480管腳AD9480管腳AD9480主要參數(shù)分辨率8位;轉(zhuǎn)換速率250MSPS;非線性0.5LSB;差分輸入電壓范圍0.5V;共模電壓2V;輸入電阻10k;輸入電容4pF;內(nèi)部參考電壓1V;電源3.3V;功耗452mW;溫度范圍-40~+85°CAD9480時序AD9480信號驅(qū)動AD9480數(shù)據(jù)格式4.5瞬時浮點放大器IFPIFP基本原理三次比較七階型IFP游標型IFP衰減型IFPIFP基本原理InstantaneousFloatingPointAmplifier瞬時:即在一個采樣寬度內(nèi)完成放大器增益的調(diào)整,取得最佳增益值。浮點放大器輸出:三次比較七階型IFPA1~A7的放大倍數(shù)均為22,S0~S7只有一個開關(guān)導(dǎo)通,S8導(dǎo)通(S0~S7不通)時測量漂移值,并由保持積分器保存,送到輸入級補償。比較上下限增益調(diào)整過程7個開關(guān),8種情況28游標型IFP主放大器游標放大器K1~K4閉合一個K5~K8閉合一個調(diào)整過程4.6高速ADC的控制中低速ADC一般由單片機直接控制,利用ADC芯片提供的相關(guān)信號,如通道選擇、片選信號、轉(zhuǎn)換開始控制信號、轉(zhuǎn)換結(jié)束狀態(tài)信號、數(shù)據(jù)傳輸高低位控制信號等,進行數(shù)據(jù)采集的通道控制、轉(zhuǎn)換開始控制、數(shù)據(jù)傳輸控制等。但高速ADC的轉(zhuǎn)換速度經(jīng)常在幾十MSPS以上,單片機無法控制,即使是高性能嵌入式控制器、DSP等,也難于完成高速ADC的控制。一般的辦法是采用硬件直接控制高速ADC的時序,同時控制數(shù)據(jù)的傳輸或保存。選用合適的FPGA或CPLD完成硬件設(shè)計。高速ADC的組成示例:CPLD控制的ADC。高速ADCTLC5510A/D轉(zhuǎn)換芯片是TLC5510,它是美國TI公司的高速模數(shù)轉(zhuǎn)換器,用于視頻處理、高速數(shù)據(jù)轉(zhuǎn)換等領(lǐng)域。采用CMOS工藝制造,精確度為8位,轉(zhuǎn)換頻率為20MSPS,采用半閃速結(jié)構(gòu),內(nèi)建采樣保持電路。FIFO芯片CY7C425本模塊采用FIFO芯片CY7C425作為數(shù)據(jù)緩存區(qū)。該存儲器的兩個端口時鐘是互相獨立的,可以同步也可以異步,這使得FIFO的讀寫口能以不同速度運行。當寫信號(W)為低電平時發(fā)生寫操作。當讀信號(R)為低電平時發(fā)生讀操作。根據(jù)Full和Empty標志來判斷存儲器全滿或空。A/D轉(zhuǎn)換的結(jié)果通過寫操作不斷存入FIFO中,當FIFO滿時,F(xiàn)ull標志有效,向系統(tǒng)申請中斷,DSP響應(yīng)中斷,立即啟動DMA,讀FIFO中的數(shù)據(jù)。當讀到空時,Empty標志有效,DSP停止讀入操作。CPLD芯片EPM7064EPM7064是Altera公司MAX7000S/AE系列的CPLD產(chǎn)品,E2PROM工藝。采用有限狀態(tài)機(FSM)完成自動A/D轉(zhuǎn)換和數(shù)據(jù)存儲。根據(jù)A/D轉(zhuǎn)換采樣時序、FIFO讀寫時序。在狀態(tài)ST0給A/D一個采樣時鐘ADCK的上升沿,同時鎖存A/D輸出;在狀態(tài)ST1給出采樣數(shù)據(jù)輸出同步信號,同時作為FIFO的寫入信號。狀態(tài)機模塊共有3個輸入信號和4個輸出信號。輸入信號:CLK為由DSP系統(tǒng)輸出

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論