嵌入式系統(tǒng)及應(yīng)用課程設(shè)計(jì)說(shuō)明書(shū)格式范文

山東建筑大學(xué)信電學(xué)院課程設(shè)計(jì)說(shuō)明書(shū)PAGEPAGE1山東建筑大學(xué)課程設(shè)計(jì)說(shuō)明書(shū)題目：基于ARM的輸入輸出顯示系統(tǒng)課程：嵌入式系統(tǒng)及應(yīng)用課程設(shè)計(jì)院（部）：信息與電氣工程學(xué)院專(zhuān)業(yè)：電子信息工程班級(jí)：電信072學(xué)生姓名：韓海軍學(xué)號(hào)：2007081228指導(dǎo)教師：高煥兵完成日期：2010年9月目錄摘要 II1設(shè)計(jì)目的 12設(shè)計(jì)要求 13設(shè)計(jì)內(nèi)容 13.1原理結(jié)構(gòu)分析 13.2電源電路 23.3晶體振蕩電路 33.4復(fù)位電路 33.5存儲(chǔ)模塊 43.6JTAG接口電路 63.7輸入/輸出電路 63.8初始化程序設(shè)計(jì) 7總結(jié)與致謝 9參考文獻(xiàn) 10

3.3晶體振蕩器電路晶振電路用于向CPU及其它電路提供工作時(shí)鐘。為了獲得穩(wěn)定的運(yùn)行環(huán)境，將S3C4510B的CLKSEL置為高電平，即外部時(shí)鐘輸入直接作為系統(tǒng)時(shí)鐘。根據(jù)S3C4510B的最高工作頻率選擇50MHz的有源晶振，不同常用的無(wú)源晶振，有源晶振的接法略有不。有源晶振的4腳接3.3V電源，1腳懸空，2腳接地，3腳為晶振的輸出，晶振的輸出端接一個(gè)小電阻(22歐姆)，對(duì)時(shí)鐘信號(hào)去尖峰。該電路用于向S3C4510B和其他電路提供工作時(shí)鐘。鑒于有源晶體振蕩器在工作可靠性和精度上都要優(yōu)于無(wú)源晶體振蕩器，故在系統(tǒng)中使用了有源晶體振蕩器。根據(jù)S3C4510B的最高工作頻率及PLL電路的工作方式，選擇10MHz的有源晶體振蕩器，其頻率經(jīng)過(guò)S3C4510B內(nèi)部PLL電路倍頻后，最高可達(dá)50MHz。內(nèi)部PLL電路兼有頻率放大和信號(hào)提純的功能，因此，系統(tǒng)可以以較低的外部時(shí)鐘信號(hào)獲得較高的工作頻率。晶振電路如圖所示。3.4復(fù)位電路復(fù)位電路可由簡(jiǎn)單的RC電路構(gòu)成，也可使用其它的相對(duì)復(fù)雜，但功能更完善的電路。該電路主要完成系統(tǒng)的上電復(fù)位和系統(tǒng)運(yùn)行時(shí)用戶的按鍵復(fù)位功能，有助于用戶調(diào)試程序。復(fù)位電路如圖所示。3.5存儲(chǔ)模塊1、FLASH：目前市面上主要有兩種類(lèi)型的FLASH芯片，即NORFlash和NANDFlash。Intel公司1988年提出了NORFlash芯片技術(shù)，NORFlash接口簡(jiǎn)單，使用獨(dú)立的地址和數(shù)據(jù)線，具有快速的隨機(jī)訪問(wèn)速度，但由于其結(jié)構(gòu)限制，通常在小容量時(shí)才肯有明顯的成本優(yōu)勢(shì)，嵌入式系統(tǒng)中通常使用NORFlash來(lái)存儲(chǔ)容量較小的程序的啟動(dòng)代碼。本平臺(tái)使用SST39VF160Flash存儲(chǔ)器，SST39VF160是16M位的Flash存儲(chǔ)器。工作電壓為2.7V～3.6V，采用48腳TSOP封裝或48腳FBGA封裝，16位數(shù)據(jù)寬度，可以以8位（字節(jié)模式）或16位（字模式）數(shù)據(jù)寬度的方式工作。SST39VF160僅需3V電壓即可完成在系統(tǒng)的編程與擦除操作，通過(guò)對(duì)其內(nèi)部的命令寄存器寫(xiě)入標(biāo)準(zhǔn)的命令序列，可對(duì)Flash進(jìn)行編程、整片擦除、按扇區(qū)擦除以及其它操作。本設(shè)計(jì)中與FLASH連接的引腳為ADDR[21：0]、XDATA[31：0]、nRCS0、nOE、nWBE0、nRESFT。Flash存儲(chǔ)器在系統(tǒng)中通常用于存放程序代碼，系統(tǒng)上電或復(fù)位后從此獲取指令并開(kāi)始執(zhí)行，因此，應(yīng)將存有程序代碼的Flash存儲(chǔ)器配置到ROM/SRAM/FlashBank0，即將S3C4510B的nRCS<0>(Pin75)接至SST39VF160的CE#端。注意，此時(shí)應(yīng)將S3C4510B的B0SIZE[1:0]置為“10”，選擇ROM/SRAM/FlashBank0為16位工作方式。2、SDRAM：系統(tǒng)設(shè)計(jì)中S3C4510B與SDRAM連接的引腳為ADDR[21：0]、XDATA[31：0]、nSDCS0、nDWE、nSDRAS、nSDCAS、nWBE0、nWBE1、SDCLK、CKE。S3C4510B支持16位或32位的SDRAM。在S3C4510B中，可以通過(guò)寄存器設(shè)置，改變?nèi)我淮鎯?chǔ)器組在編址空間里的地址映射。SDRAM是非線性結(jié)構(gòu)的存儲(chǔ)器，通過(guò)行、列地址尋址，內(nèi)部采用組加陣列的尋址方式尋址。SDRAM與SDROMFLASH3.6JTAG接口電路JTAG（JointTestActionGroup－聯(lián)合測(cè)試行動(dòng)小組）是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議，主要用于芯片內(nèi)部測(cè)試及對(duì)系統(tǒng)進(jìn)行仿真、調(diào)試，JTAG技術(shù)是一種嵌入式測(cè)試技術(shù)。通過(guò)JTAG接口可對(duì)芯片內(nèi)部的所有部件進(jìn)行訪問(wèn)，是開(kāi)發(fā)調(diào)試嵌入式系統(tǒng)的一種簡(jiǎn)潔高效的手段。它有2種連接標(biāo)準(zhǔn)，即14針接口和20針接口。此處選擇14針接口的標(biāo)準(zhǔn)。JTAG接口電路如圖所示。3.7輸入/輸出電路 S3C4510B提供了18個(gè)通用輸入/輸出接口（簡(jiǎn)稱為GPIO），其中部分GPIO口還可以通過(guò)寄存器配置為其他功能。通過(guò)寄存器，可以設(shè)置GPIO口為輸入或輸出模式，在輸出模式下還可以設(shè)置輸出電平的高低。GPIO口8~11是多功能口，可作為普通GPIO口使用，也可以作為外部中斷的輸入引腳，通過(guò)寄存器IOPCON進(jìn)行設(shè)置，按鍵電路連接在處理器的GPIO口8~11，可用作外部中斷輸入。處理器的輸入輸出口可以通過(guò)連接串并轉(zhuǎn)換芯片來(lái)實(shí)現(xiàn)對(duì)數(shù)碼管等的控制，從而實(shí)現(xiàn)顯示輸出的功能。3.8初始化程序設(shè)計(jì)以下程序?yàn)橄到y(tǒng)設(shè)計(jì)中的ARM初始化程序，使用匯編語(yǔ)言書(shū)寫(xiě)。以及C語(yǔ)言書(shū)寫(xiě)的顯示主程序。ARM初始化匯編語(yǔ)言部分：IOPMOD

EQU

0x3FF5000

；定義IO口模式寄存器IOPDATA

EQU

0x3FF5008

；定義IO口數(shù)據(jù)寄存器

IMPORT

Main

AREA

Init,CODE,READONLY

ENTRY

LDR

R0,=0x3FF0000

LDR

R1,=0xE7FFFF80

；配置SYSCFG，片內(nèi)4Kcache,4KSRAM

STR

R1,[R0]

LDR

SP,=0x3FE1000

；SP指向SRAM的尾地址，堆棧向下生成

LDR

R0,

=0X3FF5000

LDR

R1,

=0X000002A8

；設(shè)置IO3，IO5，IO7，IO9為輸出模式

STR

R1,[R0]

BL

Main

B

.

ENDC語(yǔ)言部分：幾個(gè)主要的子函數(shù)。

#include"typDef.h"

#define

IOPMOD

(*(volatileunsigned*)0x03FF5000)#define

IOPDATA

(*(volatileunsigned*)0x03FF5008)/*定義子函數(shù)如下*/voidclr_lcd_rst(void){IOPDATA&=0XFDFF;}

清零復(fù)位引腳voidset_lcd_rst(void){IOPDATA|=0X0200;}

置位復(fù)位引腳voidclr_lcd_sclk(void){IOPDATA&=0XFFF7;}

時(shí)鐘端置低voidset_lcd_sclk(void){IOPDATA|=0X0008;}

時(shí)鐘端置高voidclr_lcd_sid(void){IOPDATA&=0XFF7F;}

串行輸出數(shù)據(jù)0voidset_lcd_sid(void){IOPDATA|=0X0080;}

串行輸出數(shù)據(jù)1voidclr_lcd_cs(void){IOPDATA&=0XFFDF;}

清零使能端voidset_lcd_cs(void){IOPDATA|=0X0020;}

置位使能端voidprint_led_p0(void){IOPDATA|=0X0001;}

使led0亮voidprint_led_p1(void){IOPDATA|=0X0002;}

使led1亮voidoff_led_p0(void){IOPDATA&=0XFFFE;}

使led0滅/*lcd初始化部分*/voidInit_lcd(void){set_lcd_rst();

delay(4);

write_lcd(0,0x01);

清除顯示

delay(4);

write_lcd(0,0x0c);

顯示狀態(tài)設(shè)置

delay(4);

write_lcd(0,0x30);

設(shè)置為8位控制接口

delay(4);

}總結(jié)與致謝本次設(shè)計(jì)設(shè)計(jì)的系統(tǒng)具有內(nèi)容廣泛的特點(diǎn)。通過(guò)本次課程設(shè)計(jì)，使我對(duì)ARM的掌握和理解，鞏固了我在《嵌入式系統(tǒng)開(kāi)發(fā)技術(shù)》課程中所學(xué)的基本理論知識(shí)和實(shí)驗(yàn)技能，使我對(duì)《嵌入式系統(tǒng)開(kāi)發(fā)技術(shù)》課程有了更深入的了解進(jìn)一步激發(fā)了我對(duì)所學(xué)專(zhuān)業(yè)學(xué)習(xí)的興趣。在設(shè)計(jì)的過(guò)程和設(shè)計(jì)說(shuō)明書(shū)的撰寫(xiě)過(guò)程中，………老師給予了我熱心的幫助和大力的支持，給我提了諸多的寶貴意見(jiàn)，拓寬了我的思路。在此我向老師致以崇高的敬意和衷心的感謝！在我的學(xué)習(xí)過(guò)程中，衷心的謝謝老師給予我耐心的指導(dǎo)和幫助。我在此對(duì)各位老師表示誠(chéng)摯的感謝！

參考文獻(xiàn)[1]杜春雷.ARM體系結(jié)構(gòu)與編程[M].北京:清華大學(xué)出版社,2003.[2]周立功.ARM嵌入式Linux系統(tǒng)構(gòu)建與驅(qū)動(dòng)開(kāi)發(fā)范例[M].北京:北京航空航天大學(xué)出版社,2006.[3]斯洛斯（Sloss,A.N.）.ARM嵌入式系統(tǒng)開(kāi)發(fā)：軟件設(shè)計(jì)與優(yōu)化[M].北京:北京航空航天大