《電工與電子技術(shù)》課件第13章

13.1觸發(fā)器

13.2時序邏輯電路的分析方法

13.3常見時序邏輯電路

本章小結(jié)

習題13第13章時序邏輯電路13.1.1RS觸發(fā)器

1.基本RS觸發(fā)器

1)電路組成及邏輯符號

將兩個與非門首尾交叉相連，就組成一個基本RS觸發(fā)器，如圖13-1(a)所示。圖13-1(b)是基本RS觸發(fā)器的邏輯符號。13.1觸發(fā)器圖13-1由與非門構(gòu)成的基本RS觸發(fā)器(a)邏輯圖；(b)邏輯符號

2)邏輯功能分析

1)真值表。真值表中自變量和函數(shù)如表13-1所列。表13-2是簡化真值表，表中“×”表示觸發(fā)器輸出狀態(tài)不定。表13-1基本RS觸發(fā)器真值表表13-2簡化真值表

(2)特征方程。

根據(jù)基本RS觸發(fā)器的真值表13-1可以畫出卡諾圖，如圖13-2所示。合并最小項得到基本RS觸發(fā)器的特征方程為

(3)狀態(tài)轉(zhuǎn)換圖。

基本RS觸發(fā)器的狀態(tài)轉(zhuǎn)換關(guān)系也可以形象地用狀態(tài)轉(zhuǎn)換表示，如圖13-3所示。圖13-2次態(tài)卡諾圖圖13-3基本RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖

(4)波形圖。觸發(fā)器的狀態(tài)也可用工作波形表示。

例13-1

根據(jù)圖13-4中的波形，畫出圖13-1中基本RS觸發(fā)器Q與端的波形。

解根據(jù)基本RS觸發(fā)器的真值表，畫出波形圖如圖13-4所示。

圖13-4例13-1的波形圖

2.同步RS觸發(fā)器

1)電路組成及邏輯符號

將基本RS觸發(fā)器的輸入端加上兩個導引門，就組成同步RS觸發(fā)器，如圖13-5(a)所示。圖13-5(b)是同步RS觸發(fā)器的邏輯符號。圖13-5同步RS觸發(fā)器(a)邏輯圖；(b)邏輯符號

2)邏輯功能分析

(1)真值表。表13-3為同步RS觸發(fā)器在CP=1時的真值表。

表13-3同步RS觸發(fā)器真值表

(2)特征方程。根據(jù)真值表可以得到同步RS觸發(fā)器的特征方程(CP=1)為

其中，RS=0是同步RS觸發(fā)器輸入信號R、S之間的約束條件。

(3)狀態(tài)轉(zhuǎn)換圖。

當CP=1時，同步RS觸發(fā)器的狀態(tài)轉(zhuǎn)換關(guān)系仍由R和S輸入狀態(tài)決定，其狀態(tài)轉(zhuǎn)換圖如圖13-6所示。圖13-6同步RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖

4)波形圖。

按照給出的時鐘脈沖CP和輸入信號R和S的狀態(tài)，可以畫出同步RS觸發(fā)器的波形。

例13-2

根據(jù)圖13-7中CP、R、S的波形，畫出圖13-5中同步RS觸發(fā)器Q與端的波形。

解設(shè)觸發(fā)器的初始狀態(tài)為0。根據(jù)同步RS觸發(fā)器的真值表，畫出Q與的波形如圖13-7所示。

圖13-7例13-2的波形圖13.1.2JK觸發(fā)器

1.主從JK觸發(fā)器

1)電路組成及邏輯符號

主從結(jié)構(gòu)的JK觸發(fā)器如圖13-8(a)所示。邏輯符號如圖13-8(b)所示。圖13-8主從JK觸發(fā)器(a)電路圖；(b)邏輯符號

2)邏輯功能分析

1)真值表。

根據(jù)以上分析，可以得到主從JK觸發(fā)器的真值表，如表13-4所列。表13-4主從JK觸發(fā)器真值表

(2)特征方程:

(CP下降沿到來后有效)

(3)狀態(tài)轉(zhuǎn)換圖。狀態(tài)轉(zhuǎn)換圖如圖13-9所示。

圖13-9主從JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖

(4)波形圖。下面通過一道例題進行說明。

例13-3

根據(jù)圖13-10所示J、K信號波形，畫出主從JK觸發(fā)器輸出信號Q的波形。設(shè)觸發(fā)器初始狀態(tài)為0。

解

Q的波形如圖13-10所示。畫圖時應注意以下兩方面問題：

(1)觸發(fā)器對應CP下降沿翻轉(zhuǎn)。

(2)Q的次態(tài)由CP=1整個期間的輸入信號所決定。

圖13-10例13-3的波形圖

2.邊沿JK觸發(fā)器

3.集成JK觸發(fā)器

(1)與門輸入JK觸發(fā)器。

在集成觸發(fā)器中，為了方便用戶，輸入控制J和K是由多個相與而成的。型號為74110的與門輸入JK觸發(fā)器如圖

13-11所示，方框外是它的管腳排列順序，方框內(nèi)是其原理圖。

由圖可知

J=J1J2J3

K=K1K2K3

與門輸入JK主從觸發(fā)器的邏輯符號如圖13-12所示。圖13-1174110的管腳排列圖圖13-12與門輸入JK主從觸發(fā)器的邏輯符號該集成觸發(fā)器的功能如表13-5所示。表中，H表示高電平“1”，L表示低電平“0”，H*表示均為高電平“1”。表13-574110的邏輯功能表

2)74LS112雙下降沿JK觸發(fā)器。

74LS112帶預置端和清除端，且為CP脈沖下降沿觸發(fā)。其內(nèi)部包括兩組JK觸發(fā)器組件，外引線排列如圖13-13所示。

圖13-1374LS112外引線排列圖該集成觸發(fā)器的功能如表13-6所示。表13-674LS112的邏輯功能表13.1.3其他觸發(fā)器

1.T觸發(fā)器

圖13-8中，若將JK觸發(fā)器的兩個輸入端連接在一起就變成一個輸入端T，便構(gòu)成T觸發(fā)器，邏輯符號如圖13-14所示。令J=K=T，代入JK觸發(fā)器的特征方程中，可得T觸發(fā)器的特征方程為

(CP下降沿到來后有效)

T觸發(fā)器的真值表如表13-7所示，狀態(tài)轉(zhuǎn)換圖如圖13-15所示。圖13-14T觸發(fā)器表13-7T觸發(fā)器真值表圖13-15T觸發(fā)器的狀態(tài)轉(zhuǎn)換圖

2.D觸發(fā)器

把JK觸發(fā)器的J端通過反相器連接到K端，即K=J，就構(gòu)成了D觸發(fā)器，如圖13-16所示。

D觸發(fā)器的特征方程為

Qn+1=D

D觸發(fā)器的真值表和狀態(tài)轉(zhuǎn)換圖分別如表13-8和圖13-17所示。圖13-16D觸發(fā)器表13-8D觸發(fā)器真值表圖13-17D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖

例13-4

在D觸發(fā)器中加入輸入信號CP和D，設(shè)觸發(fā)器的初始狀態(tài)為0。

(1)D觸發(fā)器為下降沿觸發(fā)。試根據(jù)圖13-18的輸入波形畫出Q端的波形(用Q1表示)。

(2)D觸發(fā)器為上升沿觸發(fā)。試根據(jù)圖13-18的輸入波形畫出Q端的波形(用Q2表示)。

解

Q1和Q2的波形如圖13-18所示。

3.集成邊沿D觸發(fā)器

74LS74雙D觸發(fā)器為帶預置端和清除端的兩組D觸發(fā)器，其外引線排列如圖13-19所示。

圖13-18例13-4的波形圖

圖13-1974LS74外引線排列圖邏輯功能如表13-9所示。表13-974LS74的邏輯功能表

例13-5

電路如圖13-20(a)所示，設(shè)觸發(fā)器的初始狀態(tài)為0。試分析該電路的功能。

13.2時序邏輯電路的分析方法圖13-20例13-5圖

(a)電路圖；(b)時序圖

解驅(qū)動方程為D0=Q0、D1=Q1。

時鐘方程為CP0=CP、CP1=Q0，即各觸發(fā)器翻轉(zhuǎn)不同步。

將驅(qū)動方程代入狀態(tài)方程，得

(在CP↑翻轉(zhuǎn))

(在↑翻轉(zhuǎn)，即↓翻轉(zhuǎn))

由狀態(tài)方程，設(shè)現(xiàn)態(tài)求次態(tài)，得狀態(tài)轉(zhuǎn)換表如表13-10所示。表13-10例13-5狀態(tài)轉(zhuǎn)換表

例13-6

電路如圖13-21(a)所示，設(shè)觸發(fā)器的初始狀態(tài)均為0。試分析該電路的功能。

圖13-21例13-6圖

(a)邏輯電路圖；(b)時序圖

解驅(qū)動方程為J0=K0=1、J1=K1=Q0。

時鐘方程為CP0=CP1=CP，即各觸發(fā)器均在CP↓同步翻轉(zhuǎn)。

將驅(qū)動方程代入狀態(tài)方程，得

由狀態(tài)方程，設(shè)現(xiàn)態(tài)求次態(tài)，得狀態(tài)轉(zhuǎn)換表如表13-11所示。表13-11例13-6狀態(tài)轉(zhuǎn)換表13.3.1計數(shù)器

1)異步二進制加法計數(shù)器

例13-5所分析的電路就是一個異步兩位二進制加法計數(shù)器(即四進制加法計數(shù)器)。圖13-22(a)所示為異步四位二進制加法計數(shù)器。根據(jù)例13-5的分析方法可以畫出Q0Q1Q2Q3在一系列CP0信號作用下的時序圖，如圖13-22(b)所示。13.3常見時序邏輯電路圖13-22異步四位二進制加法計數(shù)器(a)邏輯電路圖;(b)時序圖

2)二進制同步加法計數(shù)器

在同步計數(shù)器中，各個觸發(fā)器的時鐘端均由同一時鐘脈沖源作用，各觸發(fā)器如果要動作，應在時鐘脈沖作用下同時完成。因此，在相同的時鐘條件下，觸發(fā)器是否翻轉(zhuǎn)，是由各觸發(fā)器的數(shù)據(jù)控制端狀態(tài)決定的。圖13-23(a)、(b)、(c)分別為T觸發(fā)器構(gòu)成的兩位、三位、四位二進制同步加法計數(shù)器。

圖13-23用T觸發(fā)器構(gòu)成的二進制同步加法計數(shù)器

(a)兩位同步二進制同步邏輯電路圖；(b)三位二進制同步邏輯電路圖;

(c)四位二進制同步邏輯電路圖由圖13-23(c)可知輸入方程為

將驅(qū)動方程代入T觸發(fā)器的狀態(tài)方程可得

設(shè)觸發(fā)器的初始狀態(tài)為0，依次代入狀態(tài)方程進行計算，求出次態(tài)，列出狀態(tài)轉(zhuǎn)換表如表13-12不難發(fā)現(xiàn)，最低位每來一個脈沖就翻轉(zhuǎn)一次，其他位均是在其所有低位為1時才翻轉(zhuǎn)。因此此時再來一個脈沖，低位就向高位有進位。

若將圖13-23(a)的各觸發(fā)器Q端作為輸出端，則可構(gòu)成同步減法計數(shù)器。表13-12四位二進制狀態(tài)轉(zhuǎn)換表

2.十進制計數(shù)器

從四位二進制的16組數(shù)碼中選取前10組二—十進制數(shù)碼的方法稱為8421BCD編碼，圖13-24、圖13-25分別為8421BCD碼異步、同步加法計數(shù)器。圖13-24異步十進制加法計數(shù)器圖13-25同步十進制加法計數(shù)器

3.集成計數(shù)器

1)集成同步二進制計數(shù)器

目前，國產(chǎn)集成同步二進制計數(shù)器有四位加法計數(shù)器、四位減法計數(shù)器及四位可逆計數(shù)器等幾種類型，如74LS161、74LS163等。在使用集成計數(shù)器時，一般不需要仔細閱讀邏輯圖，而只要查閱手冊，可以讀懂功能表，便可知其邏輯功能及特點，從而可以正確使用。

74LS161是四位同步二進制加法計數(shù)器，其外引線排列如圖13-26所示，邏輯功能如表13-13所示。圖13-2674LS161外引線排列表13-1374LS161邏輯功能表

2)集成十進制計數(shù)器

市場上，集成十進制計數(shù)器的產(chǎn)品種類繁多。例如,同步十進制加法計數(shù)器74LS160、異步十進制加法計數(shù)器74LS290、異步十進制加法計數(shù)器74LS196等。

型號為74LS290的計數(shù)器為二—五—十進制計數(shù)器，其外引線排列及方框圖如圖13-27所示，邏輯功能如表13-14所示。圖13-2774LS290外引線排列及方框圖a)外引線排列圖；(b)方框圖表13-1474LS290邏輯功能表將74LS290連接成十進制計數(shù)器如圖13-28所示，按照時序電路的讀圖方法，可得出狀態(tài)轉(zhuǎn)換圖，如圖13-29所示。圖13-2874LS290十進制連接圖圖13-2974LS290構(gòu)成十進制計數(shù)器的狀態(tài)轉(zhuǎn)換連接圖

4.構(gòu)成任意進制計數(shù)器的方法

1)反饋復位法

例13-7

試用同步四位二進制計數(shù)器74LS161實現(xiàn)十三進制加法計數(shù)器。

解用反饋復位法實現(xiàn)。

首先畫出74LS161的狀態(tài)轉(zhuǎn)換圖，如圖13-30所示。由于74LS161是異步清零，因此為實現(xiàn)十三進制計數(shù)器，應在74LS161從0000計數(shù)到1100時，跳過1101、1110、1111三個狀態(tài)，如虛線所示。而1101為過渡狀態(tài)，最終應將1101態(tài)通過反饋電路變成一個低電平信號送給清零端。電路連線如圖13-31所示。圖13-3074LS161的狀態(tài)轉(zhuǎn)換圖圖13-31例13-7的連線圖

例13-8

試用二—五—十進制計數(shù)器74LS290實現(xiàn)六進制加法計數(shù)器。

解用反饋復位法實現(xiàn)。

首先畫出74LS161的狀態(tài)轉(zhuǎn)換圖，如圖13-32所示。由于74LS290是異步清零，因此為實現(xiàn)六進制計數(shù)器，應在74LS290從0000計數(shù)到0101時，跳過0110、0111、1000、1001四個狀態(tài)，如虛線所示。而0110為過渡狀態(tài)，最終應將0110態(tài)通過反饋電路變成一個高電平信號送給清零端(因為74LS290的清零端高電平有效)。電路連線如圖13-33所示。圖13-3274LS290的狀態(tài)轉(zhuǎn)換圖圖13-33例13-8的連線圖

2)反饋置數(shù)法

例13-9

試用同步四位二進制計數(shù)器74LS161實現(xiàn)十三進制加法計數(shù)器。

解

74LS161是同步置數(shù)方式，且低電平有效。下面分別選取計數(shù)器初態(tài)為0000和0001，如圖13-34(a)、(b)所示。這時要注意計數(shù)器并行數(shù)據(jù)輸入端D3D2D1D0及反饋電路的不同連接方法。圖13-34例13-9的連線圖

5.計數(shù)器容量及擴展

圖13-35就是一個二十四進制計數(shù)器。

圖13-35例13-10圖

例13-11

數(shù)字顯示電子鐘簡介。

數(shù)字電子鐘計時、分、秒的計數(shù)電路框圖如圖13-36所示，它包括六十進制“秒”、“分”計數(shù)器及二十四進制“時”計數(shù)器，時、分、秒的顯示譯碼器和顯示器。

圖13-36例13-11圖13.3.2寄存器

1.數(shù)碼寄存器

圖13-37是用4個邊沿D觸發(fā)器組成的四位數(shù)碼寄存器。圖13-37D觸發(fā)器組成的四位數(shù)碼寄存器

2.移位寄存器

由D觸發(fā)器構(gòu)成的右移寄存器如圖13-38(a)所示。工作時序圖如圖13-38(b)所示。圖13-38單向右移寄存器(a)單向右移寄存器；(b)單向右移時序圖

(1)觸發(fā)器是時序邏輯電路的基本單元電路，它和門電路結(jié)合可構(gòu)成具有各種功能的時序邏輯電路。觸發(fā)器按結(jié)構(gòu)可分為基本觸發(fā)器、同步觸發(fā)器、主從型觸發(fā)器、邊沿觸發(fā)器。按功能可分為RS觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、D觸發(fā)器。觸發(fā)器的結(jié)構(gòu)和功能是兩個不同的概念。結(jié)構(gòu)不同反映在它的觸發(fā)方式上。

(2)觸發(fā)器的功能表示方法有邏輯符號、功能表(真值表)、狀態(tài)方程和狀態(tài)轉(zhuǎn)換圖、時序圖等，而其中最重要的是要掌握功能表。本章小結(jié)

(3)觸發(fā)器的典型應用是構(gòu)成各種計數(shù)器、寄存器、移位寄存器等時序電路。而時序電路則根據(jù)各個觸發(fā)器動作時刻與CP在時間上的關(guān)系，可分為同步時序電路和異步時序電路。

(4)計數(shù)器是能夠累計電脈沖個數(shù)的數(shù)字部件。計數(shù)器的種類很多，按進制可分為二進制計數(shù)器、十進制計數(shù)器和任意進制計數(shù)器；按功能可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器；按操作方法可分為同步計數(shù)器和異步計數(shù)器。

(5)寄存器是能夠存儲二進制數(shù)碼的數(shù)字部件，它分為數(shù)碼寄存器和移位寄存器。移位寄存器不僅可以用來存儲數(shù)碼，還可以作為數(shù)據(jù)的串行—并行轉(zhuǎn)換、數(shù)據(jù)的運算以及數(shù)據(jù)的處理等。移位寄存器有單向右移寄存器、單向左移寄存器、雙向移位寄存器等。

(6)寄存器、移位寄存器和計數(shù)器都有標準化的中規(guī)模集成電路。用中規(guī)模集成計數(shù)器構(gòu)成任意進制計數(shù)器的常用方法有清零法和置數(shù)法。若一片計數(shù)器的容量不夠，可以取若干片串聯(lián)，這時總的計數(shù)器模數(shù)為各級計數(shù)器模數(shù)相乘。一、填空題

1.觸發(fā)器要有外加觸發(fā)信號，否則它將維持

狀態(tài)，因此說觸發(fā)器具有

功能。

2.按邏輯功能分，觸發(fā)器主要有

、

、

和

四種類型。

3.觸發(fā)器有兩個互補的輸出端Q、，定義Q=1、

=0為觸發(fā)器的

狀態(tài)；=1、Q=0為觸發(fā)器的

狀態(tài)。習題13

4.觸發(fā)器中，端、端可以根據(jù)需要預先將觸發(fā)器置成

或

，而不受

的同步控制。

5.JK觸發(fā)器具有

、

、

和

功能。

6.記憶輸入脈沖的個數(shù)叫

，實現(xiàn)計數(shù)操作的電路叫計數(shù)器。

7.按計數(shù)進制分，計數(shù)器可分為

、

和

。

8.按計數(shù)過程數(shù)字的增減分，計數(shù)器可分為

、

和

。

9.按計數(shù)器中各個觸發(fā)器狀態(tài)更新的情況不同，計數(shù)器可分為

和

。

10.四位二進制加法計數(shù)器所能計的最大數(shù)為

。

11.十七進制計數(shù)器至少需由

個觸發(fā)器組成。

12.三個觸發(fā)器最大可組成

進制計數(shù)器，也可以組成三位

計數(shù)器。

13.若CP的脈沖頻率為10Hz，要得到一個秒脈沖，可通過接入一個

來實現(xiàn)。

14.四位二進制加法計數(shù)器，其輸出端為Q3Q2Q1Q0，則Q2端的輸出脈沖為計數(shù)脈沖的

分頻，Q3端的輸出脈沖為計數(shù)脈沖的

分頻。

15.按邏輯功能的不同特點，可把數(shù)字電路分為兩類，一類為

，另一類為

。

16.寄存器通常由

構(gòu)成，一個8位數(shù)碼寄存器可存放

位二進制數(shù)。

17.數(shù)碼寄存器采用

輸入，

輸出。

18.移位寄存器的串行輸入是指各位數(shù)碼

；并行輸出是指各位數(shù)碼

。

19.對于移位寄存器，只具有左移或右移功能的稱為

。二、選擇題

1.基本RS觸發(fā)器電路中，觸發(fā)脈沖消失后，其輸出狀態(tài)()。

A.恢復原狀態(tài)B.保持現(xiàn)狀態(tài)

C.出現(xiàn)新狀態(tài)D.不能確定

2.觸發(fā)器與組合邏輯電路相比較()。

A.兩者都有記憶功能

B.只有組合邏輯電路有記憶功能

C.只有觸發(fā)器有記憶功能D.都沒有記憶功能

3.在圖13-39中，由JK觸發(fā)器構(gòu)成了()。

A.D觸發(fā)器B.RS觸發(fā)器

C.T觸發(fā)器D.T′觸發(fā)器圖13-39選擇題3圖4.在圖13-40中，由JK觸發(fā)器構(gòu)成了()。

A.D觸發(fā)器B.RS觸發(fā)器C.T觸發(fā)器D.T′觸發(fā)器圖13-40選擇題4圖

5.如果要計的最大數(shù)為31，需用()位二進制加法計數(shù)器。

A.四 B.五 C.六

6.四位二進制加法計數(shù)器當其輸出端Q3Q2Q1Q0為“1101”時，其計數(shù)為十進制數(shù)的()。

A.13 B.14 C.15

7.一個十進制計數(shù)器所能計的最大數(shù)為()。

A.10 B.9 C.11

8.同步計數(shù)器與異步計數(shù)器的計數(shù)速度相比，()。

A.異步計數(shù)器計數(shù)速度快B.兩者相同

C.同步計數(shù)器速度快

9.屬于組合邏輯電路的數(shù)字部件為()。

A.寄存器 B.計數(shù)器 C.譯碼器

10.屬于時序邏輯電路的數(shù)字部件為()。

A.半加器 B.寄存器 C.全加器

11.不能組成數(shù)碼寄存器的觸發(fā)器是()。

A.JK觸發(fā)器B.D觸發(fā)器 C.RS觸發(fā)器

12.對于三位D觸發(fā)器組成的單向移位寄存器，三位串行輸入數(shù)碼全部輸入寄存器并采用并行輸出，所需移位脈沖的數(shù)量為()。

A.3個B.6個C.1個

13.四位D觸發(fā)器組成的單向移位寄存器，四位串行輸入數(shù)碼從D0的D端輸入，從D3的D端串行輸出，若要數(shù)碼全部輸出所需的移位脈沖的數(shù)量為()。

A.6個 B.4個 C.8個三、分析及作圖題

1.已知如圖13-41所示與非門組成的基本RS觸發(fā)器的現(xiàn)狀態(tài)為Qn，要使觸發(fā)器的新狀態(tài)為Qn+1，試在表13-15中填入相應的輸入狀態(tài)。

圖13-41作圖題1圖表13-15與非門組成的基本RS觸發(fā)器狀態(tài)轉(zhuǎn)換表

2.基本RS觸發(fā)器如圖13-42所示。它的初始狀態(tài)為1，試根據(jù)與端波形，畫出Q與端的波形。

圖13-42作圖題2圖3.按圖13-43所示JK觸發(fā)器的符號及輸入波形，畫出Q與端的波形。(設(shè)初始狀態(tài)為0)

圖13-43作圖題3圖

4.按圖13-44中的邏輯符號及輸入端