《計(jì)算機(jī)組成原理》復(fù)習(xí)資料 (一)

《計(jì)算機(jī)組成原理》課程考試復(fù)習(xí)資料

形考任務(wù)1

一、單項(xiàng)選擇題(每小題6分，共36分)

下列數(shù)中最小的數(shù)是。B

A.(1010011)2B.(42)8C.(10011000)BCDD.

(5A)16

某計(jì)算機(jī)字長16位，采用補(bǔ)碼定點(diǎn)小數(shù)表示，符號(hào)位為1位，數(shù)值

位為15位，則可表示的最大正小數(shù)為,最小負(fù)小數(shù)為oC

A.-Q-2-15)

B.+(產(chǎn)-1),-(1-2-16)

C.

D.+(2”-1),-(1-2-15)

兩個(gè)補(bǔ)碼數(shù)相加，在符號(hào)位相同時(shí)有可能產(chǎn)生溢出，符號(hào)位不同

時(shí)oD

A.會(huì)產(chǎn)生溢出B.也有可能產(chǎn)生溢出C.不一定會(huì)產(chǎn)生溢出

D.一定不會(huì)產(chǎn)生溢出

己知［X］原=010100,竊］反=oA

A.010100B.001011C.101011D.101100

已知［X］原=110100,［X］補(bǔ)二oD

A.110100B.001011C.101011D.101100

已知［X］原二110100,［X］移二oB

A.101100B.001100C.101011D.011011

二、多項(xiàng)選擇題（每小題9分，共36分）

機(jī)器數(shù)中，零的表示形式不唯一的是oACD

A.原碼B.補(bǔ)碼C.移碼D.反碼

ASCII編碼oBC

A.是8位的編碼B.是7位的編碼C.共有128個(gè)字符

D.共有256個(gè)字符E.有64個(gè)控制字符

相對(duì)補(bǔ)碼而言，移碼oBD

A.僅用于表示小數(shù)B.僅用于浮點(diǎn)數(shù)的階碼部分C.僅用于浮

點(diǎn)數(shù)的尾數(shù)部分

D.1表示正號(hào)，0表示負(fù)號(hào)

當(dāng)碼距d=4時(shí)，海明校驗(yàn)碼具有oABDF

A.檢錯(cuò)能力B.糾錯(cuò)能力C.只能發(fā)現(xiàn)1位錯(cuò)，但不能糾錯(cuò)

D.能發(fā)現(xiàn)1位錯(cuò)，并糾正1位錯(cuò)E.能發(fā)現(xiàn)2位錯(cuò)，并糾正1位

錯(cuò)F.能發(fā)現(xiàn)2位錯(cuò)，并糾正2位錯(cuò)

三、判斷題（每小題7分，共28分）

定點(diǎn)數(shù)的表示范圍有限，如果運(yùn)算結(jié)果超出表示范圍，稱為溢出。對(duì)

浮點(diǎn)數(shù)數(shù)的表示范圍取決于尾數(shù)的位數(shù)，精度取決于階碼的位數(shù)。錯(cuò)

奇偶校驗(yàn)碼可以檢測出奇數(shù)個(gè)位的錯(cuò)誤，但不能確定出錯(cuò)的位置。對(duì)

兩補(bǔ)碼相加，采用1位符號(hào)位，當(dāng)最高位有進(jìn)位時(shí)表示結(jié)果產(chǎn)生溢出。

錯(cuò)

單選題

加法器采用并行進(jìn)位的目的是_____oB

A.提高加法器的速度B.快速傳遞進(jìn)位信號(hào)C.優(yōu)化加法器結(jié)構(gòu)

D.增強(qiáng)加法器功能

組成一個(gè)運(yùn)算器需要多個(gè)部件,但下面所列不是組成運(yùn)算器的

部件。D

A.狀態(tài)寄存器B.數(shù)據(jù)總線C.算術(shù)邏輯運(yùn)算單元D.地址寄存

器

運(yùn)算器的主要功能是進(jìn)行oC

A.邏輯運(yùn)算B.算術(shù)運(yùn)算C.邏輯運(yùn)算和算術(shù)運(yùn)算D.只作加法

浮點(diǎn)數(shù)范圍和精度取決于oA

A.階碼的位數(shù)和尾數(shù)的位數(shù)B.階碼采用的編碼和尾數(shù)的位數(shù)

C.階碼和尾數(shù)采用的編碼D.階碼采用的位數(shù)和尾數(shù)的編碼

邏輯運(yùn)算中的“邏輯加”是指。B

A.與運(yùn)算B.或運(yùn)算C.非運(yùn)算D.異或運(yùn)算

下列說法正確的是。D

A.采用雙符號(hào)位補(bǔ)碼進(jìn)行加減運(yùn)算可以避免溢出

B.只有定點(diǎn)數(shù)運(yùn)算才有可能溢出，浮點(diǎn)數(shù)運(yùn)算不會(huì)產(chǎn)生溢出

C.只有將兩個(gè)正數(shù)相加時(shí)才有可能產(chǎn)生溢出

D.只有帶符號(hào)數(shù)的運(yùn)算才有可能產(chǎn)生溢出

請(qǐng)從下面表示浮點(diǎn)運(yùn)算器的描述中選出描述正確的句子是oAC

A.浮點(diǎn)運(yùn)算器可用兩個(gè)定點(diǎn)運(yùn)算器部件來實(shí)現(xiàn)

B.階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算

C.階碼部件只進(jìn)行階碼相加、相減和比較操作

D.尾數(shù)部件只進(jìn)行乘法和除法運(yùn)算

對(duì)于階碼和尾數(shù)都用補(bǔ)碼表示的浮點(diǎn)數(shù)，判斷運(yùn)算結(jié)果是否為規(guī)格化,

錯(cuò)誤的方法是oABC

A.階符和數(shù)符相同B.階符和數(shù)符相異C.數(shù)符與尾數(shù)小數(shù)點(diǎn)后

第一位數(shù)字相同

D.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異

運(yùn)算器內(nèi)部寄存器的個(gè)數(shù)與系統(tǒng)運(yùn)行的速度無關(guān)。（）錯(cuò)

MIPS計(jì)算機(jī)的運(yùn)算器部件，主要由128個(gè)寄存器組成的寄存器堆和

一個(gè)執(zhí)行數(shù)據(jù)運(yùn)算的ALU組成。（）對(duì)

運(yùn)算器芯片Am2901包含三組三位控制信號(hào)，分別用來控制8種運(yùn)算

功能，8個(gè)數(shù)據(jù)來源和選擇運(yùn)算結(jié)果并輸出的功能。（）對(duì)

浮點(diǎn)數(shù)數(shù)的表示范圍取決于尾數(shù)的位數(shù)，精度取決于階碼的位數(shù)。

（）錯(cuò)

單選題

計(jì)算機(jī)硬件能直接識(shí)別和運(yùn)行的只能是程序。A

A.機(jī)器語言B.匯編語言C.高級(jí)語言D.VHDL

輸入輸出指令的功能是0C

A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送

C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D.改變程序執(zhí)行的順序

指令執(zhí)行時(shí)無需訪問內(nèi)存尋找操作數(shù)的尋址方式是oD

A.直接尋址方式B.間接尋址方式C.變址尋址方式D.立即數(shù)

尋址方式

變址尋址方式中，操作數(shù)的有效地址等于內(nèi)容加上形式地址。

B

A.基址寄存器B.變址寄存器C.堆棧寄存器D.程序計(jì)數(shù)器

相對(duì)尋址方式中，若指令中地址碼為X,則操作數(shù)地址為oB

A.XB.（PC）+XC.基地址+XD.變址寄存器內(nèi)容+X

堆棧尋址的原則是。C

A.先進(jìn)先出B.后進(jìn)后出C.后進(jìn)先出D.隨意進(jìn)出

指令中用到的數(shù)據(jù)可以來自oACE

A.通用寄存器B.微程序存儲(chǔ)器C.輸入輸出接口D.指令寄存

器E.內(nèi)存單元F.磁盤

指令系統(tǒng)中采用不同的尋址方式的目的是。DEF

A.降低指令譯碼的難度B.提高指令讀取的速度C.實(shí)現(xiàn)程序控

制

D.縮短指令字長E.擴(kuò)大尋址空間F.提高編程靈活性

一個(gè)指令周期通常包含讀取指令、指令譯碼、ALU執(zhí)行、內(nèi)存讀寫和

數(shù)據(jù)寫回5個(gè)步驟。（錯(cuò)）

計(jì)算機(jī)的指令越多，功能越強(qiáng)越好。（錯(cuò)）

直接尋址是在指令字中直接給出操作數(shù)本身而不再是操作數(shù)地址。

（錯(cuò)）

基地址尋址方式中，操作數(shù)的有效地址等于基址寄存器內(nèi)容加上形式

地址。（對(duì)）

單選題

控制器的功能是oB

A.執(zhí)行語言翻譯B.向計(jì)算機(jī)各部件提供控制信號(hào)C.支持匯編

程序D.完成數(shù)據(jù)運(yùn)算

在控制器中，部件能提供指令在內(nèi)存中的地址，服務(wù)于讀

取指令，并接收下條將被執(zhí)行的指令的地址。D

A.指令指針I(yè)PB.地址寄存器ARC.指令寄存器IRD.

程序計(jì)數(shù)器PC

每一條指令的執(zhí)行時(shí)通常有①讀取指令、②執(zhí)行指令、③分析指令等

幾個(gè)步驟，他們的執(zhí)行順序應(yīng)該是。B

A.①讀取指令、②執(zhí)行指令、③分析指令B.①讀取指令、③分析

指令、②執(zhí)行指令

C.③分析指令、②執(zhí)行指令、①讀取指令D.②執(zhí)行指令、①讀取

指令、③分析指令

硬連線控制器中，使用來區(qū)別指令不同的執(zhí)行步驟。C

A.節(jié)拍發(fā)生器B,指令寄存器C.程序計(jì)數(shù)器D.控制信號(hào)形成

部件

微程序控制器中，機(jī)器指令與微指令的關(guān)系是。D

A.一條微指令由若干條機(jī)器指令組成

B.一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行

C.每一條機(jī)器指令由一條微指令來執(zhí)行

D.每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行

指令流水線需要處理好3個(gè)方面問題。A

A.結(jié)構(gòu)相關(guān)、數(shù)據(jù)相關(guān)、控制相關(guān)B.結(jié)構(gòu)相關(guān)、數(shù)據(jù)相關(guān)、邏輯

相關(guān)

C.結(jié)構(gòu)相關(guān)、邏輯相關(guān)、控制相關(guān)D.邏輯相關(guān)、數(shù)據(jù)相關(guān)、控制

相關(guān)

中央處理器包括。AB

A.運(yùn)算器B.控制器C.主存儲(chǔ)器D.輸入輸出接口

下列正確的是oABC

A.取指令操作是控制器固有的功能，不需要根據(jù)指令要求進(jìn)行

B.指令長度相同的情況下，所有取指令的操作都是相同的

C.單總線CPU中，一條指令讀取后PC的值是下一條指令的地址

D.計(jì)算機(jī)中一個(gè)字的長度是16位

程序計(jì)數(shù)器PC主要用于解決指令的執(zhí)行次序。（對(duì)）

微程序控制器的運(yùn)行速度一般要比硬連線控制器更快。（錯(cuò)）

每個(gè)指令執(zhí)行步驟，控制器都將為計(jì)算機(jī)的各部件產(chǎn)生一個(gè)控制信號(hào)。

（錯(cuò)）

計(jì)算機(jī)的流水線中，每個(gè)階段只完成一條指令的一部分功能，不同階

段并行完成流水線中不同指令的不同功能。（對(duì)）

單選題

下列部件（設(shè)備）中，存取速度最快的是。B

A.光盤存儲(chǔ)器B.CPU的寄存器C.軟盤存儲(chǔ)器D,硬盤存儲(chǔ)器

某SRAM芯片，其容量為1KX8位，加上電源端和接地端，該芯片引

出線的最少數(shù)目應(yīng)為oD

A.23B.25C.50D.20

在主存和CPU之間增加Cache的目的是。C

A.擴(kuò)大主存的容量B.增加CPU中通用寄存器的數(shù)量C.解決CPU

和主存之間的速度匹配

D.代替CPU中的寄存器工作

RAM芯片串聯(lián)的目的是，并聯(lián)的目的是B

A.增加存儲(chǔ)器字長，提高存儲(chǔ)器速度B.增加存儲(chǔ)單元數(shù)量，增加

存儲(chǔ)器字長

C.提高存儲(chǔ)器速度，增加存儲(chǔ)單元數(shù)量D.降低存儲(chǔ)器的平均價(jià)

格，增加存儲(chǔ)器字長

和輔助存儲(chǔ)器相比，主存儲(chǔ)器的特點(diǎn)是。A

A.容量小，速度快，成本高B.容量小，速度快，成本低

C.容量小，速度慢，成本高D.容量大，速度快，成本高

采用虛擬存儲(chǔ)器的目的是為了。B

A.給用戶提供比主存容量大得多的物理編程空間

B.給用戶提供比主存容量大得多的邏輯編程空間

C.提高主存的速度

D.擴(kuò)大輔存的存取空間

停電后存儲(chǔ)的信息將會(huì)丟失。ABC

A.靜態(tài)存儲(chǔ)器B,動(dòng)態(tài)存儲(chǔ)器C.高速緩沖存儲(chǔ)器D.只讀存儲(chǔ)

器

對(duì)主存儲(chǔ)器的基本操作包括oAB

A.讀出信息B.寫入信息C.清除信息D.轉(zhuǎn)移信息

存儲(chǔ)芯片中包括存儲(chǔ)體、讀寫電路、地址譯碼電路和控制電路。

（對(duì)）

使用高速緩存是為了提高主存的容量。（錯(cuò)）

使用高速緩存是為了提高主存的容量。（錯(cuò)）

在Cache的地址映像中，全相聯(lián)映像是指主存中的任意一字塊均可映

像到Cache內(nèi)任意一字塊位置的一種映像方式。（對(duì)）

單選題

在數(shù)據(jù)傳送過程中，數(shù)據(jù)由串行變并行或由并行變串行，這種轉(zhuǎn)換是

由接口電路中的______實(shí)現(xiàn)的。B

A.鎖存器B.移位寄存器C.數(shù)據(jù)寄存器D.狀態(tài)寄存器

在獨(dú)立編址方式下，存儲(chǔ)單元和I/O設(shè)備是靠來區(qū)分的。A

A.不同的地址和指令代碼B.不同的數(shù)據(jù)和指令代碼C.數(shù)據(jù)寄

存器D.狀態(tài)寄存器

隨著CPU速度的不斷提升，程序查詢方式很少被采用的原因是

D

A.硬件結(jié)構(gòu)復(fù)雜B.硬件結(jié)構(gòu)簡單C.CPU與外設(shè)串行工作D.

CPU與外設(shè)并行工作

中斷允許觸發(fā)器用來_____oD

A.表示外設(shè)是否提出了中斷請(qǐng)求B.CPU是否響應(yīng)了中斷請(qǐng)求

C.CPU是否正在進(jìn)行中斷處理D.開放或關(guān)閉可屏蔽硬中斷

在采用DMA方式的1/（）系統(tǒng)中，其基本思想是在—之間建立直接的

數(shù)據(jù)通路。B

A.CPU與外設(shè)B.主存與外設(shè)C.CPU與主存D.外設(shè)與外設(shè)

周期挪用方式常用于______的輸入輸出中。A

A.直接存儲(chǔ)器訪問方式B.程序查詢方式C.程序中斷方式D.

I/O通道方式

主機(jī)和外設(shè)可以并行工作的方式是oBCD

A.程序查詢方式B.程序中斷方式C.直接存儲(chǔ)器訪問方式D.

I/O通道方式

計(jì)算機(jī)的總線接口中，串行總線的特點(diǎn)是oABD

A.成本低B.線數(shù)少C,速度快D.傳輸距離長

判斷題

按數(shù)據(jù)傳送方式的不同，計(jì)算機(jī)的外部接口可分為串行接口和并行接

口兩大類。（對(duì)）

在三總線計(jì)算機(jī)系統(tǒng)中，外設(shè)和主存單元統(tǒng)一編制，可以不使用I/O

指令。（錯(cuò)）

中斷服務(wù)程序的最后一條指令是中斷返回指令。（對(duì)）

同步通信方式下，所有設(shè)備都從同一個(gè)時(shí)鐘信號(hào)中獲得定時(shí)信息。

（對(duì)）

《計(jì)算機(jī)組成原理》期末復(fù)習(xí)資料匯總

一、名詞解釋

微程序：是指能實(shí)現(xiàn)一條機(jī)器指令功能的微指令序列。

微指令：在機(jī)器的一個(gè)CPU周期內(nèi)，一組實(shí)現(xiàn)一定操作功能的微命令

的組合。

微操作：執(zhí)行部件在微命令的控制下所進(jìn)行的操作。

加減交替法：除法運(yùn)算處理中對(duì)恢復(fù)余數(shù)法來說，當(dāng)余數(shù)為正時(shí)，商

“1”，余數(shù)左移一位，減除數(shù)；當(dāng)余數(shù)為負(fù)時(shí)，商“0”，余數(shù)左移一

位，加除數(shù)。

有效地址：EA是一16位無符號(hào)數(shù)，表示操作數(shù)所在單元到段首的距

離即邏輯地址的偏移地址.

形式地址：指令中地址碼字段給出的地址，對(duì)形式地址的進(jìn)一步計(jì)算

可以得到操作數(shù)的實(shí)際地址。

相容性微操作：在同一CPU周期中，可以并行執(zhí)行的微操作。

相斥性微操作：在同一CPU周期中，不可以并行執(zhí)行的微操作。

PLA：ProgrammableLogicArrays,可編程邏輯陣列。

PAL：ProgrammableArrayLogic,可編程陣列邏輯。

GAL：GenericArrayLogic,通用陣列邏輯。

CPU：CentralProcessingUnit,中央處理器。一塊超大規(guī)模的集成

電路，是一臺(tái)計(jì)算機(jī)的運(yùn)算核心和控制核心。

RISC：ReducedInstructionSetComputer,精簡指令系統(tǒng)計(jì)算機(jī)。

CISC：ComplexInstructionSetComputer,復(fù)雜指令系統(tǒng)計(jì)算機(jī)。

ALU：ArithmeticLogicUnit,算術(shù)邏輯單元。CPU執(zhí)行單元，用來

完成算術(shù)邏輯運(yùn)算。

二、選擇題

1.沒有外存儲(chǔ)器的計(jì)算機(jī)監(jiān)控程序可以存放在(B)。

A.RAMB.ROMC.RAM和ROMD.CPU

2.完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括(D)o

A.運(yùn)算器.存儲(chǔ)器.控制器B.外部設(shè)備和主機(jī)

C.主機(jī)和使用程序D.配套的硬件設(shè)備和軟件系統(tǒng)

3.在機(jī)器數(shù)(BC)中，零的表示形式是唯一的。

A.原碼B.補(bǔ)碼C.移碼D,反碼

4.在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(D)來實(shí)現(xiàn)。

A.原碼運(yùn)算的二進(jìn)制減法器B.補(bǔ)碼運(yùn)算的二進(jìn)制減法器

C.原碼運(yùn)算的十進(jìn)制加法器D.補(bǔ)碼運(yùn)算的二進(jìn)制加法器

5.某寄存器中的值有時(shí)是地址，因此只有計(jì)算機(jī)的(C)才能識(shí)

別它。

A.譯碼器B.判斷程序C.指令D.時(shí)序信號(hào)

6.下列數(shù)中最小的數(shù)為(C)。

A.(101001)2B.(52)8C.(101001)BCDD.(233)16

7.若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是

(C)。

A.階符與數(shù)符相同為規(guī)格化數(shù)

B.階符與數(shù)符相異為規(guī)格化數(shù)

C.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)

D.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)

8.補(bǔ)碼加減法是指（C）。

A.操作數(shù)用補(bǔ)碼表示，兩數(shù)尾數(shù)相加減，符號(hào)位單獨(dú)處理.，減法用

加法代替

B.操作數(shù)用補(bǔ)碼表示，符號(hào)位與尾數(shù)一起參與運(yùn)算，結(jié)果的符號(hào)與

加減相同

C.操作數(shù)用補(bǔ)碼表示，連同符號(hào)位直接相加減，減某數(shù)用加某數(shù)的

補(bǔ)碼代替，結(jié)果的符號(hào)在運(yùn)算中形成

D.操作數(shù)用補(bǔ)碼表示，由數(shù)符決定兩尾數(shù)的操作，符號(hào)位單獨(dú)處理

9.運(yùn)算器雖然由許多部件組成，但核心部件是（B）。

A.數(shù)據(jù)總線B.算術(shù)邏輯運(yùn)算單元

C.多路開關(guān)D.累加寄存器

10.指令系統(tǒng)中采用不同尋址方式的目的主要是（B）。

A.實(shí)現(xiàn)存儲(chǔ)程序和程序控制

B.縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性

C.可以直接訪問外存

D.提供擴(kuò)展操作碼的可能并降低指令譯碼難度

11.指令的尋址方式有順序和跳轉(zhuǎn)兩種方式，采用跳轉(zhuǎn)尋址方式,

可以實(shí)現(xiàn)（D）。

A.堆棧尋址B.程序的條件轉(zhuǎn)移

C.程序的無條件轉(zhuǎn)移D.程序的條件轉(zhuǎn)移或無條件轉(zhuǎn)移

12.微程序控制器中，機(jī)器指令與微指令的關(guān)系是（B）o

A.每一條機(jī)器指令由一條微指令來執(zhí)行

B.每一條機(jī)器指令由一段由微指令編程的微程序來解釋執(zhí)行

C.一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行

D.一條微指令由若干個(gè)機(jī)器指令組成

13.用以指定將要執(zhí)行的指令所在地址的是（B）。

A.指令寄存器B.程序計(jì)數(shù)器C.數(shù)據(jù)寄存器D.累

加器

14.常用的虛擬存儲(chǔ)系統(tǒng)由（B）兩級(jí)存儲(chǔ)器組成，其中輔存

是大容量的磁表面存儲(chǔ)器。

A.cache-主存B.主存-輔存C.cache-輔存D.通

用寄存器-cache

15.RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（D）o

A.棧頂和次棧頂B.兩個(gè)主存單元

C.一個(gè)主存單元和一個(gè)通用寄存器D.兩個(gè)通用寄存器

16.CPU中跟蹤指令后繼地址的寄存器是（C）。

A.地址寄存器B.指令計(jì)數(shù)器C.程序計(jì)數(shù)器D.指

令寄存器

17.單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，立即關(guān)閉（C）標(biāo)

志，以防止本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)

行干擾。

A.中斷允許B.中斷請(qǐng)求C.中斷屏蔽D.DMA請(qǐng)

求

18.下面操作中應(yīng)該由特權(quán)指令完成的是（B）。

A.設(shè)置定時(shí)器的初值B.從用戶模式切換到管理員模式

C.開定時(shí)器中斷D.關(guān)中斷

19.主存貯器和CPU之間增加cache的目的是（A）。

A.解決CPU和主存之間的速度匹配問題

B.擴(kuò)大主存貯器容量

C.擴(kuò)大CPU中通用寄存器的數(shù)量

D.既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量

20.單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一

個(gè)操作數(shù)外，另一個(gè)常需采用（C）。

A.堆棧尋址方式B.立即尋址方式C.隱含尋址方式

D.間接尋址方式

21.為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場信息最有效的辦法是采用

（B）。

A.通用寄存器B.堆棧C.存儲(chǔ)器D.外存

22.某DRAM芯片，其存儲(chǔ)容量為512Kx8位，該芯片的地址線和

數(shù)據(jù)線的數(shù)目是（D）。

A.8,512B.512,8C.18,8D.19,8

解析：

內(nèi)存的地址線跟內(nèi)存的容量有關(guān)，類似于有1萬個(gè)人有電話一，電話號(hào)

碼就至少得5位一樣，只不過區(qū)別是電腦內(nèi)部用二進(jìn)制而不是十進(jìn)

制。內(nèi)存的容量有多少，是用多少個(gè)二進(jìn)制數(shù)表示，那么地址線的條

數(shù)就是多少個(gè)，比如容量是4位的，用兩個(gè)2進(jìn)制數(shù)表述，那么地址

線就是2條，8位的，用三個(gè)2進(jìn)制數(shù)表示，地址線就應(yīng)該是3條,

這樣推下來，內(nèi)容容量是能用多少個(gè)二進(jìn)制數(shù)表示，相當(dāng)于1個(gè)二進(jìn)

制數(shù)的2的多少次，那么地址條數(shù)就是多少。512k應(yīng)該指的是512KB,

相當(dāng)于4Mb（按照1比8換算），需要用22位二進(jìn)制數(shù)表示，相當(dāng)于

2的22次，所以用22條地址線。數(shù)據(jù)線指一次傳輸?shù)臄?shù)據(jù)的寬度,

8位的寬度應(yīng)該用8根數(shù)據(jù)線。

23.定點(diǎn)運(yùn)算器用來進(jìn)行（B）。

A.十進(jìn)制加法運(yùn)算B.定點(diǎn)數(shù)運(yùn)算

C.浮點(diǎn)數(shù)運(yùn)算D.既進(jìn)行定點(diǎn)數(shù)運(yùn)算也進(jìn)行浮點(diǎn)數(shù)

運(yùn)算

24.直接.間接.立即3種尋址方式指令的執(zhí)行速度，由快至慢的

排序是（C）。

A.直接.立即,間接B.直接.間接.立即

C.立即.直接.間接D.立即.間接.直接

25.寄存器間接尋址方式中，操作數(shù)處在（B）。

A.通用寄存器B.主存單元

C.程序計(jì)數(shù)器D.堆棧

26.微指令執(zhí)行的順序控制問題，實(shí)際上是如何確定下一條微指令

的地址問題。通常采用的一種方法是斷定方式，其基本思想是（C）。

A.用程序計(jì)數(shù)器PC來產(chǎn)生后繼微指令地址

B.用微程序計(jì)數(shù)器WC來產(chǎn)生后繼微指令地址

C.通過微指令順序控制地段由設(shè)計(jì)者指定或者由設(shè)計(jì)者指定的判斷

字段控制產(chǎn)生后繼微指令地址

D.通過指令中指定一個(gè)專門字段來控制產(chǎn)生后繼微指令地址

27.兩補(bǔ)碼相加，采用1位符號(hào)位，當(dāng)（D）時(shí)，表示結(jié)果溢

出。

A.符號(hào)位有進(jìn)位B.符號(hào)位進(jìn)位和最高數(shù)位進(jìn)位異或結(jié)果為0

C.符號(hào)位為1D.符號(hào)位進(jìn)位和最高數(shù)位進(jìn)位異或結(jié)果為1

28.某單片機(jī)字長32位，其存儲(chǔ)容量為4MBo若按字編址，它的尋

址范圍是（A）o

A.IMB.4MBC.4MD.1MB

解析問題：

1.某計(jì)算機(jī)字長為32位,其存儲(chǔ)容量為16MB,若按雙字編址,它的尋

址范圍是多少

2.某機(jī)字長為32位,存儲(chǔ)容量為64MB,若按字節(jié)編址.它的尋址范圍

是多少？

解答：

我的方法是全部換算成1位2進(jìn)制的基本單元來算。先計(jì)算總?cè)萘?

如第一題中是16mb中，一B為8位，也就是8個(gè)一位基本單元組成，

16M二2八24位二2-24個(gè)一位基本單元。所以總的基本單元是2-24*8。

一個(gè)字長是n位，就是說一個(gè)字是由n個(gè)一位基本單元組成。按照字

來編址就是說由一個(gè)字所包含的一位基本單元的個(gè)數(shù)作為一個(gè)地址

單元，它對(duì)應(yīng)一個(gè)地址。同理，雙字編址就是兩個(gè)字所包含的的基本

單元數(shù)作為一個(gè)地址單元。由于一個(gè)字節(jié)（1B）永遠(yuǎn)是8位，所以按

字節(jié)編址永遠(yuǎn)是8個(gè)一位基本單元作為一個(gè)地址單元。尋址范圍就是

說總共有多少個(gè)這樣的地址。

第一題中一個(gè)字長是32位,對(duì)于按字編址來說一個(gè)地址單元有32個(gè)

基本單元，按雙字編址則是一個(gè)地址單元有64個(gè)，按字節(jié)是8個(gè)，

總?cè)萘渴?-24*8個(gè)。所以按字編址的地址數(shù)是2-24*8/32個(gè)，按雙

字是2-24*8/64個(gè)，按字節(jié)是2-24*8/8個(gè)。因此，第一題答案是

2^21=2Mo

同理，第二題答案是2-26*8/8=2-26=64M。

29.某SRAM芯片，其容量為1MX8位，除電源和接地端外，控制

端有E和R/W#,該芯片的管腳引出線數(shù)目是（D）。

A.20B.28C.30D.32

這個(gè)題目其實(shí)就是要計(jì)算地址總線和數(shù)據(jù)總線的引腳數(shù)。

既然是8位寬帶，那數(shù)據(jù)線引腳就要8個(gè)，1M個(gè)存儲(chǔ)單元需要20根

地址線，因?yàn)?的20次方等于1M,所以這個(gè)芯片的引腳數(shù)目至少為

1+1+1+1+8+20=32（電源+地+E+R/W+數(shù)據(jù)線+地址線）

30.存儲(chǔ)單元是指（B）。

A.存放1個(gè)二進(jìn)制信息位的存儲(chǔ)元B.存放1個(gè)機(jī)器字的所有

存儲(chǔ)元集合

C.存放1個(gè)字節(jié)的所有存儲(chǔ)元集合D.存放2個(gè)字節(jié)的所有存

儲(chǔ)元集合

31.指令周期是指（C）o

A.CPU從主存取出一條指令的時(shí)間

B.CPU執(zhí)行一條指令的時(shí)間

C.CPU從主存取出一條指令加上執(zhí)行一條指令的時(shí)間

D.時(shí)鐘周期時(shí)間

32.中斷向量地址是（C）o

A.子程序入口地址B.中斷服務(wù)程序入口地址

C.中斷服務(wù)程序入口地址指示器D.列行程序入口地址

33.從信息流的傳輸速度來看，（A）系統(tǒng)工作效率最低。

A.單總線B.雙總線C.三總線D.多總線

34.同步控制是（C）o

A.只適用于CPU控制的方式B.只適用于外圍設(shè)備控制的方

式

C.由統(tǒng)一時(shí)序信號(hào)控制的方式D.所有指令執(zhí)行時(shí)間都相同的

方式

35.采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)，就要占用一個(gè)

（C）的時(shí)間。

A.指令周期B.機(jī)器周期C.存儲(chǔ)周期D.總線周期

36.計(jì)算機(jī)硬件能直接執(zhí)行的是（C）。

A.符號(hào)語言B.匯編語言C.機(jī)器語言D.機(jī)器語言和匯

編語言

37.運(yùn)算器的核心部件是（C）。

A.數(shù)據(jù)總線B.數(shù)據(jù)選擇器C.算術(shù)邏輯運(yùn)算部件D.累

加寄存器

38.對(duì)于存儲(chǔ)器主要作用，下面說法是正確（C）。

A.存放程序B.存放數(shù)據(jù)C.存放程序和數(shù)據(jù)D.存

放微程序

39.至今為止，計(jì)算機(jī)中所含所有信息仍以二進(jìn)制方式表示，其原

因是（C）。

A.節(jié)約元件B.運(yùn)算速度快C.物理器件性能決定D.信

息處理方便

40.CPU中有若干寄存器，其中存放存儲(chǔ)器中數(shù)據(jù)的寄存器是

（A）。

A.地址寄存器B.程序計(jì)數(shù)器C.數(shù)據(jù)寄存器D.指令寄

存器

41.CPU中有若干寄存器，其中存放機(jī)器指令的寄存器是（D）。

A.地址寄存器B.程序計(jì)數(shù)器C.指令寄存器D.數(shù)據(jù)寄

存器

42.CPU中有若干寄存器，存放CPU將要執(zhí)行的下一條指令地址的

寄存器是（C）。

A.地址寄存器B.數(shù)據(jù)寄存器C.程序計(jì)數(shù)器D.指令

寄存器

43.CPU中程序狀態(tài)寄存器中的各個(gè)狀態(tài)標(biāo)志位是依據(jù)（C）

來置位的。

A.CPU已執(zhí)行的指令B.CPU將要執(zhí)行的指令

C.算術(shù)邏輯部件上次的運(yùn)算結(jié)果D.累加器中的數(shù)據(jù)

44.為協(xié)調(diào)計(jì)算機(jī)各部件的工作，需要（B）來提供統(tǒng)一的時(shí)

鐘。

A.總線緩沖器B.時(shí)鐘發(fā)生器C.總線控制器D.操作

命令發(fā)生器

45.能發(fā)現(xiàn)兩位錯(cuò)誤并能糾正一位錯(cuò)的編碼是（A）。

A.海明碼B.CRC碼C.偶校驗(yàn)碼D.奇校驗(yàn)碼

46.下列存儲(chǔ)器中，速度最慢的是（C）o

A.半導(dǎo)體存儲(chǔ)器B.光盤存儲(chǔ)器C.磁帶存儲(chǔ)器D.硬

盤存儲(chǔ)器

47.下列部件設(shè)備中，存取速度最快的是（B）。

A.光盤存儲(chǔ)器B.CPU的寄存器C.軟盤存儲(chǔ)器D.硬盤存

儲(chǔ)器

48.某一SRAM芯片，容量為16Kx1位，則其地址線條數(shù)下面哪項(xiàng)

正確（C）o

A.18根B.16K根C.14根D.22根

49.計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)存儲(chǔ)體系的目的是（D）。

A.便于讀寫數(shù)據(jù)B.減小機(jī)箱的體積

C.便于系統(tǒng)升級(jí)D.解決存儲(chǔ)容量.價(jià)格與存取速度間的矛盾

50.在Cache的地址映射中，若主存中的任意一塊均可映射到

Cache內(nèi)的任意一快的位置上，下面哪項(xiàng)符合這種特點(diǎn)（B）。

A.直接映射B.全相聯(lián)映射C.組相聯(lián)映射D.混合映

射

51.指令系統(tǒng)中采用不同尋址方式的目的主要是（B）。

A.實(shí)現(xiàn)程序控制和快速查找存儲(chǔ)器地址

B.縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性

C.可以直接訪問主存和外存

D.降低指令譯碼難度

52.CPU組成中不包括（D）o

A.指令寄存器B.地址寄存器C.指令譯碼器D.地

址譯碼器

53.程序計(jì)數(shù)器PC在下面（C）部件中。

A.運(yùn)算器B.存儲(chǔ)器C.控制器D.I/O接口

54.CPU內(nèi)通用寄存器的位數(shù)取決于（B）。

A.存儲(chǔ)器容量B.機(jī)器字長C.指令的長度D.CPU

的管腳數(shù)

55.以硬件邏輯電路方式構(gòu)成的控制器又稱為（B）o

A.存儲(chǔ)邏輯型控制器B.組合邏輯型控制器C.微程序控制

器D.運(yùn)算器

56.直接轉(zhuǎn)移指令的功能是將指令中的地址代碼送入（C）部

件中。

A.累加器B.地址寄存器C.PC寄存器D.存儲(chǔ)器

57.狀態(tài)寄存器用來存放（B）o

A.算術(shù)運(yùn)算結(jié)果B.算術(shù).邏輯運(yùn)算及測試指令的結(jié)果狀態(tài)

C.運(yùn)算類型D.邏輯運(yùn)算結(jié)果

58.微程序放在（D）。

A.指令寄存器B.RAMC.內(nèi)存D.控制存儲(chǔ)器

59.主機(jī)，外設(shè)不能并行工作的方式是（B）。

A.中斷方式B.程序查詢方式C.通道方式D.DMA方式

60.禁止中斷的功能可由（D）來完成。

A.中斷觸發(fā)器B.中斷禁止觸發(fā)器

C.中斷屏蔽觸發(fā)器D.中斷允許觸發(fā)器

61.在微機(jī)系統(tǒng)中，主機(jī)與高速硬盤進(jìn)行數(shù)據(jù)交換一般用（C）。

A.程序中斷控制B.程序直接控制C.DMA方式D.通道

方式

62.DMA方式數(shù)據(jù)的傳送是以（C）為單位進(jìn)行的。

A.字節(jié)B.字C.數(shù)據(jù)塊D.位

63.DMA方式在（A）之間建立的直接數(shù)據(jù)通路。

A.主存與外設(shè)B.CPU與外設(shè)C.外設(shè)與外設(shè)D.CPU

與主存

64.馮?諾依曼機(jī)工作方式的基本特點(diǎn)是（B）。

A.多指令流單數(shù)據(jù)流B.按地址訪問并順序執(zhí)行指令

C.堆棧操作D.存儲(chǔ)器按內(nèi)部選擇地址

65.針對(duì)8位二進(jìn)制數(shù)，下列說法中正確的是（B）。

A.—127的補(bǔ)碼為10000000B.—127的反碼等于0的移

碼

C.+1的移碼等于一127的反碼D.0的補(bǔ)碼等于一1的反碼

66.計(jì)算機(jī)系統(tǒng)中采用補(bǔ)碼運(yùn)算的目的是為了（C）。

A.與手工運(yùn)算方式保持一致B.提高運(yùn)算速度

C.簡化計(jì)算機(jī)的設(shè)計(jì)D.提高運(yùn)算的精度

67.長度相同但格式不同的2種浮點(diǎn)數(shù),假設(shè)前者階碼長.尾數(shù)短,

后者階碼短.尾數(shù)長，其他規(guī)定均相同，則它們可表示的數(shù)的范圍和

精度為（B）。

A.兩者可表示的數(shù)的范圍和精度相同

B.前者可表示的數(shù)的范圍大但精度低

C.后者可表示的數(shù)的范圍大且精度高

D.前者可表示的數(shù)的范圍大且精度高

68.在浮點(diǎn)數(shù)原碼運(yùn)算時(shí)，判定結(jié)果為規(guī)格化數(shù)的條件是（D）。

A.階的符號(hào)位與尾數(shù)的符號(hào)位不同B.尾數(shù)的符號(hào)位與最高數(shù)

值位相同

C.尾數(shù)的符號(hào)位與最高數(shù)值位不同D.尾數(shù)的最高數(shù)值位為1

69.若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法

是（C）。

A.階符與數(shù)符相同

B.階符與數(shù)符相異

C.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第1位數(shù)字相異

D.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第1位數(shù)字相同

70.在定點(diǎn)運(yùn)算器中，無論采用雙符號(hào)位還是單符號(hào)位，必須有

（C），它一般用（）來實(shí)現(xiàn)。

A.譯碼電路，與非門B.編碼電路，或非門

C.溢出判斷電路，異或門D.移位電路，與或非門

71.在定點(diǎn)數(shù)運(yùn)算中產(chǎn)生溢出的原因是（C）0

A.運(yùn)算過程中最高位產(chǎn)生了進(jìn)位或借位

B.參加運(yùn)算的操作數(shù)超出了機(jī)器的表示范圍

C.運(yùn)算的結(jié)果超出了機(jī)器的表示范圍

D.寄存器的位數(shù)太少，不得不舍棄最低有效位

72.存儲(chǔ)周期是指（C）。

A.存儲(chǔ)器的讀出時(shí)間B.存儲(chǔ)器的寫入時(shí)間

C.存儲(chǔ)器進(jìn)行連續(xù)讀和寫操作所允許的最短時(shí)間間隔

D.存儲(chǔ)器進(jìn)行連續(xù)寫操作所允許的最短時(shí)間間隔

73.和外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器的特點(diǎn)是（C）o

A.容量大，速度快，成本低B.容量大，速度慢，成本高

C.容量小，速度快，成本高D.容量小，速度快，成本低

74.某計(jì)算機(jī)字長16位，它的存儲(chǔ)容量64KB,若按字編址，那么

它的尋址范圍是（B）。

A.0?64KB.0?32KC.0?64KBD.0-32KB

75.某SRAM芯片，其存儲(chǔ)容量為64Kxi6位，該芯片的地址線和

數(shù)據(jù)線數(shù)目為（D）。

A.64,16B.16,64C.64,3D.16,16

76.某DRAM芯片，其存儲(chǔ)容量為512Kx8位，該芯片的地址線和

數(shù)據(jù)線數(shù)目為（D）。

A.8,512B.512,8C.18,8D.19,8

77.某機(jī)字長32位，存儲(chǔ)容量1MB,若按字編址，它的尋址范圍是

（C）。

A.0?IMB.0-512KBC.0-256KD.0-256KB

78.某計(jì)算機(jī)字長32位，其存儲(chǔ)容量為4MB,若按字編址，它的尋

址范圍是（A）o

A.0?IMB.0?4MBC.0?4MD.0?1MB

79.某計(jì)算機(jī)字長32位，其存儲(chǔ)容量為4MB,若按半字編址，它的

尋址范圍是（C）。

A.0-4MBB.0?2MBC.0?2MD.0?1MB

80.某計(jì)算機(jī)字長為為32位,其存儲(chǔ)容量為16MB,若按雙字編址，

它的尋址范圍是（B）。

A.0?16MBB.0?8MC.0?8MBD.0?16MB

81.某SRAM芯片，其容量為512X8位，加上電源端和接地端，該

芯片引出線的最小數(shù)目應(yīng)為（D）。

A.23B.25C.50D.19

82.在虛擬存儲(chǔ)器中，當(dāng)程序在執(zhí)行時(shí)，（D）完成地址映射。

A.程序員B.編譯器C.裝入程序D.操作系統(tǒng)

83.虛擬段頁式存儲(chǔ)管理方案的特點(diǎn)為（D）。

A.空間浪費(fèi)大.存儲(chǔ)共享不易.存儲(chǔ)保護(hù)容易.不能動(dòng)態(tài)連接

B.空間浪費(fèi)小.存儲(chǔ)共享容易.存儲(chǔ)保護(hù)不易.不能動(dòng)態(tài)連接

C.空間浪費(fèi)大.存儲(chǔ)共享不易.存儲(chǔ)保護(hù)容易.能動(dòng)態(tài)連接

D.空間浪費(fèi)小.存儲(chǔ)共享容易.存儲(chǔ)保護(hù)容易.能動(dòng)態(tài)連接

84.在cache的地址映射中，若主存中的任意一塊均可映射到

cache內(nèi)的任意一塊的位置上，則這種方法稱為(A)。

A.全相聯(lián)映射B.直接映射C.組相聯(lián)映射D.混合映

射

85.對(duì)某個(gè)寄存器中操作數(shù)的尋址方式稱為(C)尋址。

A.直接B.間接C.寄存器D.寄存器間接

86.變址尋址方式中，操作數(shù)的有效地址等于(C)。

A.基值寄存器內(nèi)容加上形式地址(位移量)

B.堆棧指示器內(nèi)容加上形式地址

C.變址寄存器內(nèi)容加上形式地址

D.程序計(jì)數(shù)器內(nèi)容加上形式地址

87.堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，Msp為SP

指示的棧頂單元，如果進(jìn)棧操作的動(dòng)作是：(A)-Msp,(SP)—1-SP,

那么出棧操作的動(dòng)作應(yīng)為(B)。

A.(Msp)-A,(SP)+1-SPB.(SP)+lfSP,(Msp)fA

C.(SP)-lfSP,(Msp)-AD.(Msp)->A,(SP)-l-SP

88.運(yùn)算型指令的尋址與轉(zhuǎn)移性指令的尋址不同點(diǎn)在于(A)。

A.前者取操作數(shù)，后者決定程序轉(zhuǎn)移地址

B.后者取操作數(shù)，前者決定程序轉(zhuǎn)移地址

C.前者是短指令，后者是長指令

D.前者是長指令，后者是短指令

89.中央處理器是指（C）。

A.運(yùn)算器B.控制器

C.運(yùn)算器和控制器D.運(yùn)算器，控制器和主存儲(chǔ)器

90.在CPU中跟蹤指令后繼地址的寄存器是（B）。

A.主存地址寄存器B.程序計(jì)數(shù)器

C.指令寄存器D.狀態(tài)條件寄存器

91.指令周期是指（C）。

A.CPU從主存取出一條指令的時(shí)間

B.CPU執(zhí)行一條指令的時(shí)間

C.CPU從主存取出一條指令加上執(zhí)行這條指令的時(shí)間

D.時(shí)鐘周期時(shí)間

92.下面描述的RISC機(jī)器基本概念中正確的句子是（B）。

A.RISC機(jī)器不一定是流水CPUB.RISC機(jī)器一定是流水CPU

C.RISC機(jī)器有復(fù)雜的指令系統(tǒng)D.CPU配備很少的通用寄存器

93.計(jì)算機(jī)操作的最小時(shí)間單位是（A）。

A.時(shí)鐘周期B.指令周期C.CPU周期D.微指令周期

94.計(jì)算機(jī)系統(tǒng)的輸入輸出接口是（B）之間的交接界面。

A.CPU與存儲(chǔ)器B.主機(jī)與外圍設(shè)備

C.存儲(chǔ)器與外圍設(shè)備D.CPU與系統(tǒng)總線

95.計(jì)算機(jī)的外圍設(shè)備是指（D）。

A.輸入/輸出設(shè)備B.外存設(shè)備

C.遠(yuǎn)程通信設(shè)備D.除了CPU和內(nèi)存以外的其它設(shè)

備

96.顯示器的主要參數(shù)之一是分辨率，其含義為（B）。

A.顯示屏幕的水平和垂直掃描頻率

B.顯示屏幕上光柵的列數(shù)和行數(shù)

C.可顯示不同顏色的總數(shù)

D.同一幅畫面允許顯示不同顏色的最大數(shù)目

97.中斷發(fā)生時(shí)，由硬件保護(hù)片更新程序計(jì)數(shù)器PC,而不是由軟件

完成，主要是為了（A）。

A.能進(jìn)入中斷處理程序并能正確返回原程序

B.節(jié)省內(nèi)存

C.提高處理機(jī)的速度

D.使中斷處理程序易于編制，不易出錯(cuò)

98.中斷向量地址是（B）。

A.子程序入口地址B.中斷源服務(wù)程序入口地址

C.中斷服務(wù)程序入口地址D.中斷返回地址

99.在I/O設(shè)備.數(shù)據(jù)通道.時(shí)鐘和軟件這四項(xiàng)中，可能成為中斷

源的是（D）。

A.I/。設(shè)備B.1/（）設(shè)備和數(shù)據(jù)通道

C.I/O設(shè)備.數(shù)據(jù)通道和時(shí)鐘D.I/O設(shè)備.數(shù)據(jù)通道.時(shí)鐘

和軟件

100.中斷允許觸發(fā)器用來（D）o

A.表示外設(shè)是否提出了中斷請(qǐng)求B.CPU是否響應(yīng)了中斷請(qǐng)求

C.CPU是否正在進(jìn)行中斷處理D.開放或關(guān)閉可屏蔽硬中斷

101.硬中斷服務(wù)程序結(jié)束返回?cái)帱c(diǎn)時(shí)，程序末尾要安排一條指令

IRET,它的作用是（B）。

A.構(gòu)成中斷結(jié)束命令B.恢復(fù)斷點(diǎn)信息并返回

C.轉(zhuǎn)移到IRET的下一條指令D.返回到斷點(diǎn)處

102.在采用DMA方式高速傳輸數(shù)據(jù)時(shí)，數(shù)據(jù)傳送是（B）。

A.在總線控制器發(fā)出的控制信號(hào)控制下完成的

B.在DMA控制器本身發(fā)出的控制信號(hào)控制下完成的

C.由CPU執(zhí)行的程序完成的

D.由CPU響應(yīng)硬中斷處理完成的

103.周期挪用方式常用于（A）方式的/輸入輸出中。

A.DMAB.中斷C.程序傳送D.通道

104.如果有多個(gè)中斷同時(shí)發(fā)生，系統(tǒng)將根據(jù)中斷優(yōu)先級(jí)最高的中斷

請(qǐng)求。若要調(diào)整中斷事件的響應(yīng)次序，可以利用（D）o

A.中斷嵌套B.中斷向量C.中斷響應(yīng)D.中斷屏蔽

105.通道對(duì)CPU的請(qǐng)求形式是（B）。

A.自陷B.中斷C.通道命令D.跳轉(zhuǎn)指令

106.CPU對(duì)通道的請(qǐng)求形式是（D）。

A.自陷B.中斷C.通道命令D.I/。指令

三、填空

1.浮點(diǎn)數(shù)規(guī)格化時(shí)的精度由尾數(shù)的位數(shù)決定，范圍由階碼的位數(shù)決

定。

2.三態(tài)門比普通狀態(tài)（高電平、低電平）多哪一個(gè)狀態(tài)？高阻態(tài)（懸

空）。

3.Am2901芯片是運(yùn)算器作用的部件，它的兩個(gè)主要功能是：作為運(yùn)

算器、作為定序器（確定下一條微指令的指令）。

4.Am2910芯片是寄存器作用的部件。

5.運(yùn)算器可以實(shí)現(xiàn)算術(shù)運(yùn)算和邏輯運(yùn)算。

6.BCD碼：用4位二進(jìn)制代碼表示一位十進(jìn)制數(shù)，最常見的BCD碼

是8421碼。

7.根據(jù)操作數(shù)的位置，指出尋址方式：

操作數(shù)在寄存器中，稱為寄存器尋址方式：

操作數(shù)地址在寄存器中，稱為寄存器間接尋址方式；

操作數(shù)在指令中，稱為立即尋址方式；

操作數(shù)地址在指令中，稱為直接尋址方式。

8.設(shè)形式地址為D,以直接尋址方式，有效地址為：D；

以間接尋址方式，有效地址為：（D）；

以相對(duì)尋址方式，有效地址為：（PC）+D;

以寄存器尋址間接尋址方式，有效地址為：（Ri）;

以基址尋址方式，有效地址為：D+（BR）；

以變址尋址方式，有效地址為：D+（IX）。

9.浮點(diǎn)數(shù)向左規(guī)格化的原則：尾數(shù)左移一位，階碼減1。

浮點(diǎn)數(shù)向右規(guī)格化的原則：尾數(shù)右移一位，階碼加1。

10.在微指令的字段編碼中，操作控制字段的分段并非是任意的,

必須遵循分段的原則，包括：OL把相斥性的微命令分在同一段中;

02.一般每個(gè)小段要留出一個(gè)狀態(tài)，表示：本段不執(zhí)行任何操作。

11.補(bǔ)碼定點(diǎn)加減運(yùn)算的溢出判斷有兩種方式，分別是：用一位符

號(hào)位判斷溢出和用兩位符號(hào)位判斷溢出。

12.規(guī)格化浮點(diǎn)數(shù)的判斷依據(jù)是：尾數(shù)的絕對(duì)值在0.5和1范圍內(nèi)。

13.所謂尋址方式是：找出有效地址的方式。

14.基址尋址：操作數(shù)的有效地址=形式地址+基地址。

15.在計(jì)算機(jī)中存放指令地址的寄存器叫PC（程序計(jì)數(shù)器）。

16.在取指令之前，首先把PC的內(nèi)容送到地址（MAR）寄存器中,

然后由CPU發(fā)出讀命令，把指令從地址寄存器所指定的內(nèi)存存儲(chǔ)單元

中取出來，送到CPU的指令寄存器中。

17.控制器的設(shè)計(jì)方法有兩種，分別是：組合邏輯設(shè)計(jì)和微程序設(shè)

計(jì)。

18.影響并行加法器的兩個(gè)因素是：進(jìn)位信號(hào)和傳遞時(shí)間。

19.微程序控制的計(jì)算機(jī)中的控制存儲(chǔ)器CM是用來存放微程序。

20.編碼左移、右移的計(jì)算結(jié)果。補(bǔ)碼為11110101,算術(shù)左移1位

后得11101010,算術(shù)右移一位后得11111010。

21.-0的反碼表示為：1.1111111（假設(shè)數(shù)據(jù)有8位，用二進(jìn)制表

示）。

0的原碼、補(bǔ)碼、反碼、移碼（8位二進(jìn)制數(shù)表示）

原碼補(bǔ)碼反碼移碼

+00.00000000.00000000.00000001,0000000

-01.00000000.00000001.11111111,0000000

22.控制器在生成各種控制信號(hào)時(shí)，必須按照一定的時(shí)序進(jìn)行，以

便對(duì)各種操作實(shí)施時(shí)間上的控制。

23.根據(jù)編碼方式，微指令分成水平型微指令和垂直型微指令兩種

類型。水平型微指令可以同時(shí)執(zhí)行若干個(gè)微操作，所以執(zhí)行機(jī)器的速

度比垂直型微指令快。

24.階碼8位（最左一位為符號(hào)位），用移碼表示，尾數(shù)為24位（最

左一位為符號(hào)位），用規(guī)格化補(bǔ)碼表示，則它能表示的最大正數(shù)的階

碼為FFH,尾數(shù)為7FFFFFH,絕對(duì)值最小的負(fù)數(shù)的階碼為FFH,尾數(shù)

為800000H（用十六進(jìn)制表示）。

25.影響流水線性能的因素主要反映在訪存沖突和相關(guān)問題兩個(gè)

方面。

四、簡答題

1.設(shè)x=0.11011,y=0.10111,用變形補(bǔ)碼計(jì)算x+y的值，同時(shí)指出

結(jié)果是否溢出。

解：［x］補(bǔ)'=00.11011,［y］補(bǔ)'=00.10111,則［x］補(bǔ)'+［y］補(bǔ)'

=00.11011+00.10111=01.10010,

符號(hào)位為“01”，表示溢出。由于第一位符號(hào)位為0,表示正溢出。

2.AM2901器件中的Q寄存器的用途是什么，為什么需要它與通用寄

存器一起移位？

解：主要用途是運(yùn)算器，在進(jìn)行邏輯運(yùn)算時(shí)用于存放部分積；進(jìn)行除

法運(yùn)算時(shí)，用作商寄存器。目的：為了乘除法的需要。

3.試問CPU中有哪些主要的寄存器，它們各自的功能是什么？

解：地址寄存器AR：存放將被訪問的存儲(chǔ)單元的地址；

數(shù)據(jù)寄存器DR：存放欲存入存儲(chǔ)器中的數(shù)據(jù)或最近從存儲(chǔ)器中讀出

的數(shù)據(jù)；

指令寄存器IR：存放從存儲(chǔ)器中取出的待執(zhí)行的指令。

程序計(jì)數(shù)器PC：存放正在執(zhí)行的指令的地址或接著將要執(zhí)行的下一

條指令的地址。

累加寄存器AC：為ALU提供一個(gè)工作區(qū)，暫時(shí)保存一個(gè)操作數(shù)或運(yùn)

算結(jié)果。

狀態(tài)字寄存器PSW：用來表征當(dāng)前運(yùn)算的狀態(tài)及程序的工作方式,

4.假設(shè)某機(jī)器有86條指令，平均每條指令由12條微指令組成，其

中一條是取指微指令。取指指令是公用的，已知微指令字長48位。

請(qǐng)問控制存儲(chǔ)器的容量需多大？

解:共有微指令指2-1)X86+1=947條,故控制存儲(chǔ)器的容量為947

X48=45456位。

5.指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何區(qū)分它們是指令還是數(shù)

據(jù)？

解：從時(shí)間上講，取指令事件發(fā)生在“取指階段”，取數(shù)據(jù)事件發(fā)生

在“執(zhí)行階段:故在取指階段從存儲(chǔ)器取出的信息即為指令，在執(zhí)

行階段從存儲(chǔ)器取出的信息為數(shù)據(jù)。

6.簡要說明組合邏輯與微程序的控制器組成的異同之處，兩種控制

器各自的優(yōu)缺點(diǎn)。

解：組合邏輯與微程序控制器相同之處是根據(jù)指令操作碼和時(shí)序信號(hào),

產(chǎn)生各種控制信號(hào)，以便正確地建立各種數(shù)據(jù)通路，完成取指令和執(zhí)

行指令的控制。

組合邏輯的優(yōu)點(diǎn)是由于控制器的速度取決于電路延遲，所以速度較快。

缺點(diǎn)是由于將控制部件看成專門產(chǎn)生固定時(shí)序控制信號(hào)的邏輯電路，

所以把用最少元件和取得最高速度作為設(shè)計(jì)目標(biāo)。一旦設(shè)計(jì)完成，不

可能通過其他的修改添加新功能。

微程序控制的優(yōu)點(diǎn)是同組合邏輯控制器相比，具有規(guī)整性、靈活性、

可維護(hù)性等一系列優(yōu)點(diǎn)。缺點(diǎn)是由于微程序控制器采用了存儲(chǔ)程序原

理，所以每條指令都要從控存中取一次，故影響了速度。

7.說明得到下一條微指令地址有哪些方式，各自在什么情況下？

解：地址譯碼器：用于取指令結(jié)束后根據(jù)指令操作碼譯碼后產(chǎn)生的微

程序入口地址；

硬件產(chǎn)生的初始入口地址：用于設(shè)定開機(jī)后執(zhí)行的第一條微指令地址;

PC：用于微程序的順序執(zhí)行；

下地址字段：用于微程序中的轉(zhuǎn)移；

微堆棧：用于微程序的返回。

8.什么是指令周期，機(jī)器周期和時(shí)鐘周期（微節(jié)拍）的含義以及他

們之間的關(guān)系。

解：指令周期：CPI每取出并執(zhí)行完一條指令所需的全部時(shí)間。機(jī)器

周期：從內(nèi)存讀取一條指令的最短時(shí)間。時(shí)鐘周期：一個(gè)時(shí)鐘脈沖所

需要的時(shí)間。

關(guān)系：一個(gè)指令周期包含若干個(gè)機(jī)器周期，一個(gè)機(jī)器周期包含若干個(gè)

時(shí)鐘周期。每個(gè)指令周期中的機(jī)器周期數(shù)可以小等，每個(gè)機(jī)器周期中

的時(shí)鐘周期也可以不等。

9.簡述浮點(diǎn)運(yùn)算中溢出的處理問題。

解：溢出就是超出了機(jī)器數(shù)所能表示的數(shù)據(jù)范圍，浮點(diǎn)數(shù)的范圍是由

階碼決定的。當(dāng)運(yùn)算階碼大于最大階碼時(shí)，屬溢出；當(dāng)運(yùn)算階碼小于

最小負(fù)階碼時(shí)，計(jì)算機(jī)按0處理。

10.在機(jī)器數(shù)中，“零”有+0和-0之分，請(qǐng)說明原碼、補(bǔ)碼和反碼

中，哪種編碼中“零”的表示是唯一的？并分別寫出這三種編碼中-0

的的表示（設(shè)機(jī)器字長為8位）。

解：補(bǔ)碼中的“0”的表示是唯一的。［-0］原=L0000000,［-0］反

=1.1111111,［-0］補(bǔ)=0.0000000

11.在寄存器-寄存器型，寄存器-存儲(chǔ)器型，存儲(chǔ)器-存儲(chǔ)器型這

3類指令中，哪類指令的執(zhí)行時(shí)間最長？哪類指令的執(zhí)行時(shí)間最短？

為什么？

解：寄存器-寄存器型執(zhí)行速度最快,存儲(chǔ)器-存儲(chǔ)器型執(zhí)行速度最慢。

因?yàn)榍罢卟僮鲾?shù)在寄存器中，后者操作數(shù)在存儲(chǔ)器中，而訪問一次存

儲(chǔ)器所需的時(shí)間一般比訪問一次寄存器所需時(shí)間長。

12.設(shè)有主頻為16MHz的微處理器，平均每條指令的執(zhí)行時(shí)間為兩

個(gè)機(jī)器周期，每個(gè)機(jī)器周期由兩個(gè)時(shí)鐘脈沖組成。問：（1）存儲(chǔ)器為

“0等待”，求出機(jī)器速度。（“0等待”表示存儲(chǔ)器可在一個(gè)機(jī)器周

期完成讀/寫操作，因此不需要插入等待時(shí)間）；（2）假如每兩個(gè)機(jī)器

周期中有一個(gè)是訪存周期，需插入1個(gè)時(shí)鐘周期的等待時(shí)間，求機(jī)器

速度。

解：⑴存儲(chǔ)器為“0等待”時(shí)：時(shí)鐘周期

=l/16MHz=l/（16*106）=0.0625*10-6=62.5ns,機(jī)器周期

=62.5ns*2=125ns,指令周期二125ns*2=250ns,機(jī)