《電子設(shè)計自動化》課件第1章

1.1EDA技術(shù)的發(fā)展歷程

1.2EDA技術(shù)的應(yīng)用

1.3EDA技術(shù)的發(fā)展趨勢

習(xí)題

1.1EDA技術(shù)的發(fā)展歷程

1．20世紀(jì)70年代的計算機輔助設(shè)計階段早期的電子系統(tǒng)硬件設(shè)計采用分立元件。隨著集成電路的出現(xiàn)和應(yīng)用，硬件設(shè)計進入到大量選用中小規(guī)模標(biāo)準(zhǔn)集成電路階段。人們將這些器件焊接在電路板上，做成初級的電子系統(tǒng)。對電子系統(tǒng)的調(diào)試是在組裝好的印刷電路板(PrintedCircuitBoard，PCB)上進行的。由于傳統(tǒng)的手工布圖方法無法滿足產(chǎn)品復(fù)雜性的要求，更不能滿足工作效率的要求，因而人們開始將產(chǎn)品設(shè)計過程中具有高度代表性的繁雜勞動(如布圖布線工作)用二維圖形編輯與分析CAD工具替代，其中最具代表性的產(chǎn)品就是美國ACCEL公司開發(fā)的Tango布線軟件。PCB布圖布線工具受到計算機工作平臺的制約，因此其支持的設(shè)計工作有限，且性能比較差。

2．20世紀(jì)80年代的計算機輔助工程設(shè)計階段

隨著微電子工藝的發(fā)展，相繼出現(xiàn)了集成上萬只晶體管的微處理器、集成幾十萬門到上百萬門儲存單元的隨機存儲器和只讀存儲器。此外，支持定制單元電路設(shè)計的硅編程、掩膜編程的門陣列，如標(biāo)準(zhǔn)單元的半定制設(shè)計方法以及可編程邏輯器件(PAL和GAL)等一系列微結(jié)構(gòu)和微電子學(xué)的研究成果，這些都為電子系統(tǒng)的設(shè)計開辟了新天地，使得可以用少數(shù)幾種通用的標(biāo)準(zhǔn)芯片實現(xiàn)電子系統(tǒng)的設(shè)計。伴隨著計算機和集成電路的發(fā)展，EDA技術(shù)進入到計算機輔助工程設(shè)計階段。20世紀(jì)80年代初推出的EDA工具以邏輯模擬、定時分析、故障仿真、自動布局和布線為核心，重點解決電路設(shè)計完成之前的功能檢測等問題。利用這些工具，設(shè)計師能在產(chǎn)品制作之前預(yù)知產(chǎn)品的功能與性能，能生成產(chǎn)品制造文件。如果說20世紀(jì)70年代的自動布局布線的CAD工具代替了設(shè)計工作中的繪圖和重復(fù)勞動，那么20世紀(jì)80年代出現(xiàn)的具有自動綜合能力的CAED工具則替代了設(shè)計師的部分工作，對保證電子系統(tǒng)的設(shè)計、制造出最佳的電子產(chǎn)品起著關(guān)鍵的作用。到了20世紀(jì)80年代后期，?EDA工具已經(jīng)可以進行設(shè)計描述、綜合與優(yōu)化和設(shè)計結(jié)果驗證。?CAED階段的EDA工具不僅為成功開發(fā)電子產(chǎn)品創(chuàng)造了有利的條件，而且為高級設(shè)計人員的創(chuàng)造性勞動提供了方便。但此時，大部分從原理圖出發(fā)的EDA工具仍然不能適應(yīng)復(fù)雜電子系統(tǒng)的設(shè)計要求，而具體化的元件圖形仍制約著對設(shè)計的優(yōu)化。

3．20世紀(jì)90年代電子系統(tǒng)設(shè)計自動化(EDA)階段

為了滿足千差萬別的系統(tǒng)用戶提出的設(shè)計要求，最好的辦法是由用戶自己設(shè)計芯片，讓他們把所需的電路直接設(shè)計在自己的專用芯片上。微電子技術(shù)的發(fā)展，特別是可編程邏輯器件的發(fā)展，使得微電子廠家可以為用戶提供各種規(guī)模的可編程邏輯器件，使設(shè)計者能夠通過設(shè)計芯片來實現(xiàn)電子系統(tǒng)功能。?EDA工具的發(fā)展，又為設(shè)計師提供了全線EDA工具。這個階段發(fā)展起來的EDA工具，目的是在設(shè)計前期將設(shè)計師從事的許多高層次設(shè)計工作由工具來完成，如可以將用戶要求轉(zhuǎn)換為設(shè)計技術(shù)規(guī)范，有效地處理可用的設(shè)計資源與理想的設(shè)計目標(biāo)之間的矛盾，按具體的硬件、軟件和算法分解設(shè)計等。電子技術(shù)和EDA工具的發(fā)展，使設(shè)計師可以在不太長的時間內(nèi)使用EDA工具，通過一些簡單的、標(biāo)準(zhǔn)化的設(shè)計過程，利用微電子廠家提供的設(shè)計庫來完成數(shù)萬門ASIC和集成系統(tǒng)的設(shè)計與驗證。

20世紀(jì)90年代，設(shè)計師逐步從使用硬件轉(zhuǎn)向設(shè)計硬件，從單個電子產(chǎn)品開發(fā)轉(zhuǎn)向系統(tǒng)級電子產(chǎn)品SOC(Systemonachip，即片上系統(tǒng)集成)開發(fā)。因此，EDA工具是以系統(tǒng)級設(shè)計為核心，包括系統(tǒng)行為級描述與結(jié)構(gòu)綜合、系統(tǒng)仿真與測試驗證、系統(tǒng)劃分與指標(biāo)分配、系統(tǒng)決策與文件生成等一整套的電子系統(tǒng)設(shè)計自動化工具。這時的EDA工具不僅具有電子系統(tǒng)設(shè)計的能力，而且能提供獨立于工藝和廠家的系統(tǒng)級設(shè)計能力，具有高級抽象的設(shè)計構(gòu)思手段，從而使電子系統(tǒng)設(shè)計更簡單，使電子系統(tǒng)設(shè)計不再是電子工程師的專利。1.2EDA技術(shù)的應(yīng)用

EDA技術(shù)在教學(xué)、科研、產(chǎn)品設(shè)計與制造等各方面都發(fā)揮著巨大的作用。在教學(xué)方面，幾乎所有理工科院校的電子信息類專業(yè)都開設(shè)了EDA課程，主要目的是讓學(xué)生了解EDA的基本概念和基本原理，掌握用HDL(HardwareDesignLanguage)語言編寫規(guī)范的程序，掌握邏輯綜合的理論和算法，使用EDA工具進行電子電路課程的實驗并進行簡單系統(tǒng)的設(shè)計，為今后工作打下基礎(chǔ)。在科研方面，主要利用電路仿真工具(EWB或Pspice)進行電路設(shè)計與仿真，利用虛擬儀器進行產(chǎn)品測試，將CPLD/FPGA器件實際應(yīng)用到儀器設(shè)備中，從事PCB設(shè)計和ASIC設(shè)計等。

在產(chǎn)品設(shè)計與制造方面，EDA技術(shù)應(yīng)用于仿真、生產(chǎn)、測試等各個環(huán)節(jié)，如PCB的制作、電子設(shè)備的研制與生產(chǎn)、電路板的焊接、運用FPGA/CPLD進行數(shù)字系統(tǒng)的設(shè)計與制作、ASIC的流片過程，等等。

EDA技術(shù)已經(jīng)應(yīng)用于各行各業(yè)，在機械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個領(lǐng)域都有EDA技術(shù)的應(yīng)用。另外，EDA軟件的功能也日益強大。1.3EDA技術(shù)的發(fā)展趨勢1.3.1EDA工具的發(fā)展

1．設(shè)計輸入工具的發(fā)展趨勢早期EDA工具的設(shè)計輸入普遍采用原理圖輸入方式，以文字和圖形作為設(shè)計載體和文件，將設(shè)計信息加載后，由后續(xù)的EDA工具完成設(shè)計分析工作。原理圖輸入方式的優(yōu)點是直觀，能滿足以設(shè)計分析為主的一般要求，但是原理圖輸入方式不適合用EDA綜合工具。20世紀(jì)80年代末，電子設(shè)計開始采用新的綜合工具，設(shè)計描述轉(zhuǎn)向以各種硬件描述語言為主的編程方式。用硬件描述語言描述設(shè)計，更接近系統(tǒng)行為描述，且便于綜合，更適于傳遞、修改和設(shè)計信息，還可以建立獨立于工藝的設(shè)計文件。其不便之處是不太直觀，要求設(shè)計師學(xué)會編程。很多電子設(shè)計師都具有原理圖設(shè)計的經(jīng)驗，不具有編程經(jīng)驗，所以仍然希望繼續(xù)在比較熟悉的符號與圖形環(huán)境中完成設(shè)計，而不是利用編程完成設(shè)計。為此，EDA工具軟件公司在20世紀(jì)90年代相繼推出一批圖形化免編程的設(shè)計輸入工具，允許設(shè)計師用他們最熟悉的設(shè)計方式，如框圖、狀態(tài)圖、真值表和邏輯方程建立設(shè)計文件，然后由EDA工具自動生成綜合所需的硬件描述語言文件。

2．具有混合信號處理能力的EDA工具

目前，數(shù)字電路設(shè)計的EDA工具比模擬集成電路的EDA工具多。模擬集成電路EDA工具開發(fā)的難度較大，但實現(xiàn)高性能復(fù)雜電子系統(tǒng)的設(shè)計還離不開模擬信號，因此，20世紀(jì)90年代以來，EDA工具廠商都比較重視數(shù)/?；旌闲盘栐O(shè)計工具的開發(fā)。具有混合信號設(shè)計能力的EDA工具能處理含有數(shù)字信號處理、專用集成電路宏單元、數(shù)/模變換模塊、各種壓控振蕩器在內(nèi)的混合系統(tǒng)設(shè)計。美國Cadence、Synopsys等公司開發(fā)的EDA工具軟件就具有這種混合系統(tǒng)設(shè)計能力。

3．仿真工具的發(fā)展

在整個電子設(shè)計過程中，仿真是花費時間最多，同時也是占用EDA工具資源最多的一個環(huán)節(jié)。通常，設(shè)計的大量工作都是在進行仿真，如驗證設(shè)計的有效性、測試設(shè)計的精度和保證設(shè)計的要求等。提高仿真的有效性一方面應(yīng)建立合理的仿真算法，另一方面應(yīng)在系統(tǒng)級仿真中建立系統(tǒng)級模型，在電路級仿真中建立電路級模型。預(yù)計在下一代的EDA工具中，仿真工具還會有較大的發(fā)展。

4．綜合工具的開發(fā)

隨著電子系統(tǒng)和電路的集成規(guī)模越來越大，已不可能直接面向版圖做設(shè)計，且要找出設(shè)計中的錯誤也更加困難。將設(shè)計者從繁瑣的版圖設(shè)計和分析工作中轉(zhuǎn)移到設(shè)計前期的算法開發(fā)和功能驗證上，這是設(shè)計綜合工具要達到的目的。高層次綜合工具可以將低層次的硬件設(shè)計一起轉(zhuǎn)換到物理級的設(shè)計，實現(xiàn)不同層次、不同形式的設(shè)計描述轉(zhuǎn)換，通過各種綜合算法實現(xiàn)設(shè)計目標(biāo)所規(guī)定的優(yōu)化設(shè)計。設(shè)計者的經(jīng)驗在設(shè)計綜合中起重要作用，自動綜合工具將有效地提高優(yōu)化設(shè)計效率。綜合工具由最初的只能實現(xiàn)邏輯綜合，逐步發(fā)展到可以實現(xiàn)設(shè)計前端的綜合，直到設(shè)計后端的版圖綜合以及測試綜合的理想且完整的綜合工具。設(shè)計前端的綜合工具可以實現(xiàn)從算法級的行為描述到寄存器傳輸級結(jié)構(gòu)描述的轉(zhuǎn)換，給出滿足約束條件的硬件結(jié)構(gòu)。在確定寄存器傳輸結(jié)構(gòu)描述后，由邏輯綜合工具完成硬件門級結(jié)構(gòu)的描述，邏輯綜合后的結(jié)果作為版圖綜合的輸入數(shù)據(jù)，進行版圖綜合。版圖綜合將門級和電路級的結(jié)構(gòu)描述轉(zhuǎn)換成物理版圖的描述，通過自動交互的設(shè)計環(huán)境，實現(xiàn)按面積、速度和功率完成布局布線的優(yōu)化，實現(xiàn)最佳的版圖設(shè)計。將設(shè)計測試工作提前到設(shè)計前期，可以縮短設(shè)計周期，減少測試費用。測試綜合貫穿整個設(shè)計過程，可以消除設(shè)計小的冗余邏輯，診斷不可測的邏輯結(jié)構(gòu)，自動插入可測性結(jié)構(gòu)，生成測試向量。隨著電子產(chǎn)品市場的飛速發(fā)展，電子設(shè)計人員需要更加實用、快捷的EDA工具，使用統(tǒng)一的集成化設(shè)計環(huán)境，改變傳統(tǒng)設(shè)計思路，即優(yōu)先考慮具體物理實現(xiàn)方式，將精力集中到設(shè)計構(gòu)思、方案比較和尋找優(yōu)化設(shè)計等方面，以最快的速度開發(fā)出性能好、質(zhì)量高的電子產(chǎn)品。1.3.2EDA硬件載體的發(fā)展方向

EDA技術(shù)的硬件載體在本書中指的是可編程邏輯器件，它已經(jīng)成為當(dāng)今世界最具吸引力的半導(dǎo)體器件，在現(xiàn)代電子系統(tǒng)設(shè)計中扮演著越來越重要的角色。其未來的發(fā)展方向包括以下幾個方面：

(1)向密度更高、速度更快、頻帶更寬的百萬門方向發(fā)展。例如，Xilinx的XC4036XV系統(tǒng)的產(chǎn)品其工作速度可以達到1GHz，VirtexFPGA是100萬門的系統(tǒng)級器件，ALTERA也已經(jīng)推出250萬門以上的可編輯邏輯芯片。

(2)向系統(tǒng)內(nèi)可重構(gòu)的方向發(fā)展。系統(tǒng)內(nèi)可重構(gòu)是指可編輯芯片在置入用戶系統(tǒng)后仍具有改變其內(nèi)部功能的能力。采用系統(tǒng)內(nèi)可重構(gòu)技術(shù)，使得系統(tǒng)內(nèi)硬件的功能可以像軟件那樣通過編程來配置，從而在電子系統(tǒng)中引入“軟硬件”的全新概念，不僅使電子系統(tǒng)的設(shè)計和產(chǎn)品性能的改進擴充變得十分簡便，還使新一代電子系統(tǒng)具有極強的靈活性和適應(yīng)性，為許多復(fù)雜信號的處理及信息加工的實現(xiàn)提供了新的思路和方法。

(3)向混合可編程器件技術(shù)發(fā)展。目前運用EDA技術(shù)設(shè)計的電路主要是數(shù)字電路，在未來幾年內(nèi)這一局面將會有所改變，模擬電路及數(shù)?；旌想娐返目删幊碳夹g(shù)將有所發(fā)展。比如美國Lattice于1999年底推出的ispPAC，就允許設(shè)計者使用開發(fā)軟件在計算機中設(shè)計、修改模擬電路，進行電路特性模擬仿真，最后通過編程電纜將設(shè)計方案下載至芯片中。ispPAC可以實現(xiàn)三種功能：信號調(diào)理(對信號放大、衰減、濾波)，信號處理(對信號進行求和、求差、積分運算)，信號轉(zhuǎn)換(將數(shù)字信號轉(zhuǎn)換成模擬信號)。

(4)向低電壓、低功耗的綠色元件發(fā)展。集成技術(shù)的發(fā)展，工藝水平的不斷提高，也使得可編輯芯片的工作電壓正在逐漸降低，功耗在不斷減少。Philips的XPLA1系列CPLD芯片，其功耗就是普通芯片的1/1000?？偟膩碚f，EDA的發(fā)展趨勢表現(xiàn)在如下幾個方面：

(1)超大規(guī)模集成電路的集成度和工藝水平不斷提高，深亞微米工藝走向成熟，使片上系統(tǒng)設(shè)計成為可能。

(2)市場對電子產(chǎn)品提出更高的要求，如降低電子系統(tǒng)的成本、減小系統(tǒng)的體積等，從而