嵌入式系統(tǒng)原理及應(yīng)用教程第5章講解材料

主講內(nèi)容第1章嵌入式系統(tǒng)概述第2章ARM微處理器概述與編程模型第3章ARM9指令系統(tǒng)第4章嵌入式程序設(shè)計(jì)基礎(chǔ)第5章嵌入式內(nèi)部可編程模塊第6章嵌入式接口技術(shù)應(yīng)用第7章軟件開發(fā)環(huán)境第5章嵌入式內(nèi)部可編程模塊

S3C2440A內(nèi)部除了ARM920T內(nèi)核外，還包括很多模塊如：存儲(chǔ)器I/O端口中斷系統(tǒng)看門狗RTCTimer部件UARTADC及觸摸屏接口 其中許多是可編程控制的，下面將介紹其中的重要模塊。5.1存儲(chǔ)控制模塊

嵌入式系統(tǒng)中，存儲(chǔ)系統(tǒng)差別很大，可包含多種類型的存儲(chǔ)器件，如FLASH，SRAM，SDRAM，ROM等，這些不同類型的存儲(chǔ)器件速度和寬度等各不相同；在訪問存儲(chǔ)單元時(shí)，可能采取平板式的地址映射機(jī)制對(duì)其操作，或需要使用虛擬地址對(duì)其進(jìn)行讀寫；系統(tǒng)中，需引入存儲(chǔ)保護(hù)機(jī)制，增強(qiáng)系統(tǒng)的安全性。為適應(yīng)如此復(fù)雜的存儲(chǔ)體系要求，ARM處理器中引入了存儲(chǔ)管理單元來管理存儲(chǔ)系統(tǒng)。5.1.1存儲(chǔ)器控制器OM(1:0)=000x40000_00000x3800_00000x3000_00000x2800_00000x2000_00000x1800_00000x1000_00000x800_00000x0000_0000BOOTInternalSRAM(4KB)128M128M128M128M128M2M/4M/8M/16M/32M/64M/128M2M/4M/8M/16M/32M/64M/128M1GBHADDR[29:0]AccessibleRegion128MOM(1:0)=01，10SROM/SDRAM(nGCS7)SROM/SDRAM(nGCS6)SROM(nGCS5)SROM(nGCS4)SROM/SDRAM(nGCS3)SROM(nGCS2)SROM(nGCS1)SROM(nGCS0)SROM/SDRAM(nGCS7)SROM/SDRAM(nGCS6)SROM(nGCS5)SROM(nGCS4)SROM/SDRAM(nGCS3)SROM(nGCS2)SROM(nGCS1)圖5-1S3C2440存儲(chǔ)空間分配圖5.1.1存儲(chǔ)器控制器

0號(hào)存儲(chǔ)塊可以外接SDRAM類型的存儲(chǔ)器或者具有SDRAM接口特性的ROM存儲(chǔ)器，其數(shù)據(jù)總線寬度應(yīng)設(shè)定為16位或32位中的一種。 因?yàn)?號(hào)存儲(chǔ)塊一般作為啟動(dòng)ROM區(qū)工作。5.1.1存儲(chǔ)器控制器1號(hào)存儲(chǔ)塊到5號(hào)存儲(chǔ)塊也可以外接SRAM類型的存儲(chǔ)器或者具有SDRAM接口特性的ROM存儲(chǔ)器。6號(hào)存儲(chǔ)塊、7號(hào)存儲(chǔ)塊可以外接SDRAM類型的存儲(chǔ)器，它們的塊容量可改變，且7號(hào)存儲(chǔ)塊的起始地址也可改變，如表5-2所示。5.1.1存儲(chǔ)器控制器OM(1:0)=000x40000_00000x3800_00000x3000_00000x2800_00000x2000_00000x1800_00000x1000_00000x800_00000x0000_0000BOOTInternalSRAM(4KB)128M128M128M128M128M2M/4M/8M/16M/32M/64M/128M2M/4M/8M/16M/32M/64M/128M1GBHADDR[29:0]AccessibleRegion128MOM(1:0)=01，10SROM/SDRAM(nGCS7)SROM/SDRAM(nGCS6)SROM(nGCS5)SROM(nGCS4)SROM/SDRAM(nGCS3)SROM(nGCS2)SROM(nGCS1)SROM(nGCS0)SROM/SDRAM(nGCS7)SROM/SDRAM(nGCS6)SROM(nGCS5)SROM(nGCS4)SROM/SDRAM(nGCS3)SROM(nGCS2)SROM(nGCS1)圖5-1S3C2440存儲(chǔ)空間分配圖

5.1.1存儲(chǔ)器控制器地址2MB4MB8MB16MB32MB64MB128MB6號(hào)地址起始地址0x3000_00000x3000_00000x3000_00000x3000_00000x3000_00000x3000_00000x3000_0000地址起始0x301f_ffff0x303f_ffff0x307f_ffff0x30ff_ffff0x31ff_ffff0x33ff_ffff0x37ff_ffff7號(hào)地址地址起始0x3020_00000x3040_00000x3080_00000x3100_00000x3200_00000x3400_00000x3800_0000結(jié)束地址0x303f_ffff0x307f_ffff0x30ff_ffff0x31ff_ffff0x33ff_ffff0x37ff_ffff0x3fff_ffff表5-26號(hào)和7號(hào)存儲(chǔ)塊地址

5.1.2NandFlash控制器

目前，NorFlash價(jià)格較高，而SDRAM和NANDFlash存儲(chǔ)器相對(duì)經(jīng)濟(jì)，這樣促使一些用戶在NANDFlash上執(zhí)行啟動(dòng)代碼，在SDRAM上執(zhí)行主程序。

1.概述

S3C2440A的驅(qū)動(dòng)代碼可以在外部的NANDFlash存儲(chǔ)器上被執(zhí)行。為了支持NANDFlash的bootloader，S3C2440A配備了一個(gè)內(nèi)部的SRAM緩沖器名為“Steppingstone”。啟動(dòng)時(shí)，NANDFlash上的前4Kbyte將被裝載到Steppingstone，且執(zhí)行啟動(dòng)代碼。一般情況下，啟動(dòng)代碼會(huì)拷貝NANDFlash上的內(nèi)容到SDRAM。使用硬件的ECC檢查NANDFlash的數(shù)據(jù)。在完成拷貝的基礎(chǔ)上，主程序?qū)⒃赟DRAM上被執(zhí)行。NANDFlash控制器的模塊圖如圖5-2所示。5.1.2NandFlash控制器

圖5-2NANDFlash控制器模塊圖緩沖器控制器AHB總線控制狀態(tài)寄存器ECC編碼/解碼NANDFLASH接口內(nèi)部緩沖器(4KB)nFCECLEALEnFREnFWEFRnBIO0-IO15系統(tǒng)總線特殊功能寄存器5.1.2NandFlash控制器

在重啟期間，NANDFlash控制器通過引腳狀態(tài)得到連接NANDFlash的信息。

在上電或重啟以后，NANDFlash控制器自動(dòng)裝載4KB的bootloader代碼。

在裝載bootloader代碼后，其在steppingstone中被執(zhí)行。

5.1.3存儲(chǔ)器實(shí)例

Nandflash的內(nèi)部結(jié)構(gòu)能夠提供極高的單元密度，可以達(dá)到很大的存儲(chǔ)容量，并且寫入和擦除的速度也很快。但Nandflash存儲(chǔ)器需要特殊的接口來操作，K9F1208U0C芯片為典型的64M×8bit的NANDflash。5.1.3存儲(chǔ)器實(shí)例

例5-1：測試512頁的nandflash，原理框圖如圖5-5所示：/*測試512頁的nandflash*/#include<string.h>#include"def.h"#include"2440addr.h"#include"2440lib.h"#include"2440slib.h"#include"Nand.h"http://suppportbootparams#defineGLOBAL_PARAMS#include"bootpara.h"#defineEnNandFlash()(rNFCONT|=1)#defineDsNandFlash()(rNFCONT&=~1)#defineNFChipEn()(rNFCONT&=~(1<<1))#defineNFChipDs()(rNFCONT|=(1<<1))#defineInitEcc()(rNFCONT|=(1<<4))#defineMEccUnlock()(rNFCONT&=~(1<<5))#defineMEccLock()(rNFCONT|=(1<<5))I/O[7:0]D0~D7D[7:0]CLECLEALEALEnFREnFRERnBRnBnFWEnFWEnFCEnFCEK9F1208US3C2440A5.2GPIO

輸入輸出端口是嵌入式系統(tǒng)硬件平臺(tái)的重要組成部分，通過輸入輸出端口可以連接各種類型的外部輸入輸出設(shè)備。

這里把在S3C2440A芯片中的輸入輸出端口稱為GPIO端口。S3C2440A芯片中共有130個(gè)GPIO端口，分為9組，GPA~GPJ，

這9組GPIO端口均為多功能端口，端口功能可以編程設(shè)置，若選定某個(gè)GPIO端口的功能，用戶應(yīng)在主程序運(yùn)行之前編程設(shè)置對(duì)應(yīng)的控制寄存器，從而選定所需GPIO端口的功能；如果某個(gè)GPIO引腳不用于特定功能，那么該引腳就可以設(shè)置為普通的輸入輸出引腳。5.2.1端口功能S3C2440A芯片的9個(gè)GPIO端口是：端口A（GPA）有23個(gè)輸出引腳的端口。端口B（GPB）有11個(gè)輸入輸出引腳的端口。端口C（GPC）有16個(gè)輸入輸出引腳的端口。端口D（GPD）有16個(gè)輸入輸出引腳的端口。端口E（GPE）有16個(gè)輸入輸出引腳的端口。端口F（GPF）有8個(gè)輸入輸出引腳的端口。端口G（GPG）有16個(gè)輸入輸出引腳的端口。端口H（GPH）有11個(gè)輸入輸出引腳的端口。端口J（GPJ）有13個(gè)輸入輸出引腳的端口。每個(gè)GPIO端口均是多功能的，本節(jié)將具體介紹每個(gè)端口引腳的功能。5.2.1端口功能1.端口A的GPIO引腳功能端口A的I/O引腳共有23個(gè)，每個(gè)引腳的功能如表5-16所示。引腳名稱功能1功能2功能3GPA22輸出nFCE—GPA21輸出nRSTOUT—GPA20輸出nFRE—GPA19輸出nFWE—GPA18輸出ALE—GPA17輸出CLE—GPA16輸出nGCS5—GPA15輸出nGCS4—GPA14輸出nGCS3—GPA13輸出nGCS2—GPA12輸出nGCS1—引腳名稱功能1功能2功能3GPA11輸出ADDR26—GPA10輸出ADDR25—GPA9輸出ADDR24—GPA8輸出ADDR23—GPA7輸出ADDR22—GPA6輸出ADDR21—GPA5輸出ADDR20—GPA4輸出ADDR19—GPA3輸出ADDR18—GPA2輸出ADDR17—GPA1輸出ADDR16—GPA0輸出ADDR0—表5-16端口A的引腳功能5.2.1端口功能端口A的引腳有兩種功能:第1種功能是作為普通的輸出口；第2種功能主要用作外接存儲(chǔ)器的地址信號(hào)和存儲(chǔ)塊選擇信號(hào)。5.2.1端口功能引腳名稱功能1功能2功能3GPB10輸入/輸出nXDREQ0—GPB9輸入/輸出nXDACK0—GPB8輸入/輸出nXDREQ1—GPB7輸入/輸出nXDACK1—GPB6輸入/輸出nXBREQ—GPB5輸入/輸出nXBACK—GPB4輸入/輸出TCLK0—GPB3輸入/輸出TOUT3—GPB2輸入/輸出TOUT2—GPB1輸入/輸出TOUT1—GPB0輸入/輸出TOUT0—表5-17端口B的引腳功能2.端口B的GPIO引腳功能端口B的I/O引腳共有11個(gè)，每個(gè)引腳的功能如表5-17所示。5.2.1端口功能3.端口C的GPIO引腳功能端口C的I/O引腳共有16個(gè)，每個(gè)引腳的功能如表5-18所示。引腳名稱功能1功能2功能3GPC15輸入/輸出VD7—GPC14輸入/輸出VD6—GPC13輸入/輸出VD5—GPC12輸入/輸出VD4—GPC11輸入/輸出VD3—GPC10輸入/輸出VD2—GPC9輸入/輸出VD1—GPC8輸入/輸出VD0—引腳名稱功能1功能2功能3GPC7輸入/輸出LCD_LPCREVB—GPC6輸入/輸出LCD_LPCREV—GPC5輸入/輸出LCD_LPCOE—GPC4輸入/輸出VM—GPC3輸入/輸出VFRAME—GPC2輸入/輸出VLINE—GPC1輸入/輸出VCLK—GPC0輸入/輸出LEND—表5-18端口C的引腳功能5.2.1端口功能4.端口D的GPIO引腳功能端口D的I/O引腳共有16個(gè)，每個(gè)引腳的功能如表5-19所示。表5-19端口D的引腳功能引腳名稱功能1功能2功能3GPD15輸入/輸出VD23nSS0GPD14輸入/輸出VD22nSS1GPD13輸入/輸出VD21—GPD12輸入/輸出VD20—GPD11輸入/輸出VD19—GPD10輸入/輸出VD18SPICLK1GPD9輸入/輸出VD17SPIMOSI1GPD8輸入/輸出VD16SPIMISO1引腳名稱功能1功能2功能3GPD7輸入/輸出VD15—GPD6輸入/輸出VD14—GPD5輸入/輸出VD13—GPD4輸入/輸出VD12—GPD3輸入/輸出VD11—GPD2輸入/輸出VD10—GPD1輸入/輸出VD9—GPD0輸入/輸出VD8—5.2.1端口功能5.端口E的GPIO引腳功能端口E的I/O引腳共有16個(gè)，每個(gè)引腳的功能如表5-20所示。表5-20端口E的引腳功能引腳名稱功能1功能2功能3GPE15輸入/輸出IICSDA—GPE14輸入/輸出IICSCL—GPE13輸入/輸出SPICLK0—GPE12輸入/輸出SPIMOSI0—GPE11輸入/輸出SPIMISO0—GPE10輸入/輸出SDDAT3—GPE9輸入/輸出SDDAT2—GPE8輸入/輸出SDDAT1—GPE7輸入/輸出SDDAT0—引腳名稱功能1功能2功能3GPE6輸入/輸出SDCMD—GPE5輸入/輸出SDCLK—GPE4輸入/輸出I2SSDOAC_SDATA_OUTGPE3輸入/輸出I2SSDIAC_SDATA_INGPE2輸入/輸出CDCLKAC_nRESETGPE1輸入/輸出I2SSCLKAC_BIT_CLKGPE0輸入/輸出I2SLRCKAC_SYNC5.2.1端口功能6.端口F的GPIO引腳功能端口F的I/O引腳共有8個(gè)，每個(gè)引腳的功能如表5-21所示。引腳名稱功能1功能2功能3GPF7輸入/輸出EINT7—GPF6輸入/輸出EINT6—GPF5輸入/輸出EINT5—GPF4輸入/輸出EINT4—GPF3輸入/輸出EINT3—GPF2輸入/輸出EINT2GPF1輸入/輸出EINT1GPF0輸入/輸出EINT0表5-21端口F的引腳功能5.2.1端口功能7.端口G的GPIO引腳功能端口G的I/O引腳共有16個(gè)，每個(gè)引腳的功能如表5-22所示。表5-22端口G的引腳功能引腳名稱功能1功能2功能3GPG15輸入/輸出EINT23—GPG14輸入/輸出EINT22—GPG13輸入/輸出EINT21—GPG12輸入/輸出EINT20—GPG11輸入/輸出EINT19TCLK1GPG10輸入/輸出EINT18nCTS1GPG9輸入/輸出EINT17nRTS1GPG8輸入/輸出EINT16—引腳名稱功能1功能2功能3GPG7輸入/輸出EINT15SPICLK1GPG6輸入/輸出EINT14SPIMOSI1GPG5輸入/輸出EINT13SPIMISO1GPG4輸入/輸出EINT12LCD_PWRENGPG3輸入/輸出EINT11nSS1GPG2輸入/輸出EINT10nSS0GPG1輸入/輸出EINT9—GPG0輸入/輸出EINT8—5.2.1端口功能8.端口H的GPIO引腳功能端口G的I/O引腳共有11個(gè)，每個(gè)引腳的功能如表5-23所示。

表5-23端口H的引腳功能引腳名稱功能1功能2功能3GPH10輸入/輸出CLKOUT1—GPH9輸入/輸出CLKOUT0—GPH8輸入/輸出UEXTCLK—GPH7輸入/輸出RXD2nCTS1GPH6輸入/輸出TXD2nRTS1GPH5輸入/輸出RXD1—GPH4輸入/輸出TXD1—GPH3輸入/輸出RXD0—GPH2輸入/輸出TXD0—GPH1輸入/輸出nRTS0—GPH0輸入/輸出nCTS0—5.2.1端口功能9.端口J的GPIO引腳功能端口J的I/O引腳共有13個(gè)，每個(gè)引腳的功能如表5-24所示。

引腳名稱功能1功能2功能3GPJ12輸入/輸出CAMRESET—GPJ11輸入/輸出CAMCLKOUT—GPJ10輸入/輸出CAMHREF—GPJ9輸入/輸出CAMVSYNC—GPJ8輸入/輸出CAMPCLK—GPJ7輸入/輸出CAMDATA7—GPJ6輸入/輸出CAMDATA6—GPJ5輸入/輸出CAMDATA5—GPJ4輸入/輸出CAMDATA4—GPJ3輸入/輸出CAMDATA3—GPJ2輸入/輸出CAMDATA2—GPJ1輸入/輸出CAMDATA1—GPJ0輸入/輸出CAMDATA0—5.3中斷系統(tǒng)中斷是I/O端口或部件在完成一個(gè)I/O操作后，產(chǎn)生一個(gè)信號(hào)給微處理器，這個(gè)信號(hào)叫做“中斷請(qǐng)求”，微處理器相應(yīng)這個(gè)請(qǐng)求信號(hào)，停止其當(dāng)前的程序操作，而轉(zhuǎn)向?qū)υ揑/O端口或部件進(jìn)行新的讀/寫操作。即中斷發(fā)生時(shí)，程序計(jì)數(shù)器（PC）的值發(fā)生變化，指向一個(gè)管理I/O端口或部件的中斷服務(wù)程序例程（也稱作設(shè)備驅(qū)動(dòng)程序），完成向I/O端口或部件寫一個(gè)數(shù)據(jù)或從I/O端口或部件讀取剛準(zhǔn)備好的數(shù)據(jù)。對(duì)于ARM920T微處理器核來說，它有7種異常中斷。本節(jié)主要針對(duì)外部中斷請(qǐng)求（IRQ）和快速中斷請(qǐng)求（FIQ）來介紹。5.3中斷系統(tǒng)S3C2440A中的中斷控制器可以從60個(gè)中斷源接收中斷請(qǐng)求，如表5-68、5-69所示。這些中斷源由內(nèi)部的外圍I/O端口或部件如DMA控制器、UART、IIC等提供。如果在ARM920T核內(nèi)部的程序狀態(tài)寄存器的F位置1，CPU不能接收來自中斷控制器的FIQ，如果程序狀態(tài)寄存器的I位被置1，則CPU不能接收來自中斷控制器的IRQ。所以，通過給程序狀態(tài)寄存器中的F位和I位清0，且對(duì)INTMASK寄存器中的相應(yīng)位清0，中斷控制器可以接收中斷。5.3中斷系統(tǒng)中斷源名稱描述仲裁組INT_ADCADC結(jié)束中斷、觸摸屏中斷ARB5INT_RTCRTC鬧鐘中斷ARB5INT_SPI1SPI1中斷ARB5INT_UART0串口0中斷（ERR、RXD、TXD）ARB5INT_IICI2C中斷ARB4INT_USBHUSB主機(jī)中斷ARB4INT_USBDUSB設(shè)備中斷ARB4INT_NFCONNandFlash控制中斷ARB4INT_UART1串口1中斷（ERR、RXD、TXD）ARB4INT_SPI0SPI0中斷ARB4INT_SDISDI中斷ARB3INT_DMA3DMA通道3中斷ARB3INT_DMA2DMA通道2中斷ARB3INT_DMA1DMA通道1中斷ARB3INT_DMA0DMA通道0中斷ARB3表5-68中斷控制器支持的60個(gè)中斷源5.3中斷系統(tǒng)INT_LCDLCD中斷（INT_FrSyn、INT_FiCnt）ARB3INT_UART2串口2中斷（ERR、RXD、TXD）ARB2INT_TIMER4定時(shí)器4中斷ARB2INT_TIMER3定時(shí)器3中斷ARB2INT_TIMER2定時(shí)器2中斷ARB2INT_TIMER1定時(shí)器1中斷ARB2INT_TIMER0定時(shí)器0中斷ARB2INT_WDT_AC97看門狗定時(shí)器中斷ARB1INT_TICKRTC定時(shí)中斷ARB1nBATT_FLT電池失效中斷ARB1INT_CAM攝像頭接口ARB1EINT8_23外部中斷8_23ARB1EINT4_7外部中斷4_7ARB1EINT3外部中斷3ARB0EINT2外部中斷2ARB0EINT1外部中斷1ARB0EINT0外部中斷0ARB05.3中斷系統(tǒng)中斷源名稱描述源INT_AC97AC97中斷INT_WDT_AC97INT_WDTWDT中斷INT_WDT_AC97INT_CAM_P攝像頭接口的P口捕獲中斷INT_CAMINT_CAM_C攝像頭接口的C口捕獲中斷INT_CAMINT_ADC_SADC中斷INT_ADCINT_TC觸摸屏中斷（開/關(guān)）INT_ADCINT_ERR2UART2錯(cuò)誤中斷INT_UART2INT_TXD2UART2發(fā)送中斷INT_UART2INT_RXD2UART2接收中斷INT_UART2INT_ERR1UART1錯(cuò)誤中斷INT_UART1INT_TXD1UART1發(fā)送中斷INT_UART1INT_RXD1UART1接收中斷INT_UART1INT_ERR0UART0錯(cuò)誤中斷INT_UART0INT_TXD0UART0發(fā)送中斷INT_UART0INT_RXD0UART0接收中斷INT_UART0表5-69子中斷源5.4DMADMA控制方式主要用于高速I/O設(shè)備與存儲(chǔ)器之間進(jìn)行大批量數(shù)據(jù)傳送。DMA控制器控制數(shù)據(jù)直接在I/O設(shè)備與存儲(chǔ)器之間傳送，而不必經(jīng)過微處理器內(nèi)部的寄存器，這樣就大大提高了數(shù)據(jù)傳送的效率。5.4.1S3C2440A芯片的DMA方式S3C2440A芯片的DMA系統(tǒng)支持4個(gè)獨(dú)立通道的控制器。每個(gè)通道的DMA控制器可以在芯片內(nèi)部系統(tǒng)系統(tǒng)總線上的設(shè)備或外部總線上的設(shè)備、或分別在內(nèi)部系統(tǒng)總線和外部總線上的設(shè)備之間進(jìn)行數(shù)據(jù)的無限制傳送。DMA的主要優(yōu)點(diǎn)就是其傳輸數(shù)據(jù)不受CPU的干涉。DMA操作可以通過軟件來啟動(dòng)，也可以通過內(nèi)部設(shè)備的請(qǐng)求、或外部請(qǐng)求引腳的請(qǐng)求信號(hào)來啟動(dòng)。5.4.1S3C2440A芯片的DMA方式DMA操作S3C2440A芯片的DMA操作可以包括三個(gè)狀態(tài)的有限狀態(tài)機(jī)（FSM）來表述，具體描述如下：狀態(tài)1：作為初始狀態(tài)，DMA控制器等待DMA請(qǐng)求。一旦有請(qǐng)求，則進(jìn)入狀態(tài)2。初始狀態(tài)下，DMAACK信號(hào)（DMA應(yīng)答信號(hào)）和INTREQ信號(hào)（終點(diǎn)請(qǐng)求信號(hào)）都為0。5.4.1S3C2440A芯片的DMA方式狀態(tài)2：在此狀態(tài)下，DMAACK信號(hào)變成1，且計(jì)數(shù)器（CURR_TC）從DCON控制寄存器中裝載其[19:0]位的內(nèi)容作為計(jì)數(shù)初值。注意，DMAACK一直保持1，直到后面被清除。。5.4.1S3C2440A芯片的DMA方式狀態(tài)3：在此狀態(tài)下，進(jìn)行DMA基本操作。此子狀態(tài)機(jī)從源地址讀取數(shù)據(jù)并寫入目的地址，此操作應(yīng)該考慮數(shù)據(jù)大小和傳輸大小。在整體服務(wù)模式下，DMA傳輸操作一直被重復(fù)進(jìn)行，直到計(jì)數(shù)器（CURR_TC）變成0；而在單獨(dú)服務(wù)模式下，DMA操作僅被執(zhí)行一次。主有限機(jī)對(duì)計(jì)數(shù)器（CURR_TC）進(jìn)行減數(shù)操作。5.5定時(shí)部件5.5.1看門狗定時(shí)器原理及實(shí)例S3C2440A芯片看門狗定時(shí)器是用于當(dāng)噪音或系統(tǒng)錯(cuò)誤引起故障時(shí)，恢復(fù)控制器操作的定時(shí)器?？撮T狗定時(shí)器是一個(gè)普通的16位時(shí)間間隔定時(shí)器，定時(shí)溢出來請(qǐng)求中斷服務(wù)?？撮T狗定時(shí)器每128個(gè)PCLK時(shí)鐘周期產(chǎn)生一個(gè)復(fù)位信號(hào)。其特點(diǎn)是有中斷請(qǐng)求的普通間隔定時(shí)器模式，當(dāng)定時(shí)器計(jì)數(shù)器值為0（超時(shí)）時(shí)激活128個(gè)PCLK時(shí)鐘周期的內(nèi)部復(fù)位信號(hào)。5.5定時(shí)部件1.看門狗定時(shí)器操作如圖5-13所示的看門狗定時(shí)器功能模塊圖?？撮T狗定時(shí)器使用PCLK作為時(shí)鐘源。PCLK頻率被于預(yù)分頻產(chǎn)生相應(yīng)的看門狗定時(shí)器時(shí)鐘，得到的頻率再次被分頻。5.5.1看門狗定時(shí)器原理及實(shí)例8位預(yù)分頻器`1/161/321/641/128多路復(fù)用器看門狗定時(shí)器計(jì)數(shù)寄存器看門狗定時(shí)器數(shù)據(jù)寄存器重啟信號(hào)發(fā)生器PCLK看門狗定時(shí)器控制寄存器[15:8]除數(shù)因子看門狗定時(shí)器控制寄存器[4:3]看門狗定時(shí)器控制寄存器[2]看門狗定時(shí)器控制寄存器[0]中斷重啟

圖5-13看門狗定時(shí)器功能模塊圖5.5.1看門狗定時(shí)器原理及實(shí)例預(yù)分頻器的值（Prescalervalue）和頻率除數(shù)因子（Division_factor）存放在看門狗定時(shí)器控制寄存器(WTCON)中，預(yù)分頻器的值（Prescalervalue）有效范圍0-255。頻率除數(shù)因子（Division_factor）可以設(shè)定為16、32、64或128分頻。5.5.2RTC部件實(shí)時(shí)時(shí)鐘（RTC）單元是用于提供年、月、日、時(shí)、分、秒、星期等實(shí)時(shí)時(shí)間信息的定時(shí)部件。它通常在系統(tǒng)電源關(guān)閉的情況下可以在備用電池下工作。5.5.2RTC部件1.工作原理RTC可以利用STRB/LDRB指令傳輸BCD碼8位數(shù)據(jù)給CPU。數(shù)據(jù)包括秒、分鐘、小時(shí)、日期、天、月、年的時(shí)間信息。RTC單元在外部晶振32.768KHz下工作，并具備報(bào)警功能。S3C2440A芯片內(nèi)部的RTC部件功能框圖如圖5-14所示。5.5.2RTC部件XTIrtcXTOrtcTICNTRTCCONTIMETICKINT_RTC報(bào)警生成器復(fù)位寄存器循環(huán)年生成器SECMINHOURDAYDATEMONYEARRTCRSTRTCALMPMWKUP時(shí)間片生成器時(shí)鐘分頻器控制寄存器r128Hz1Hz

圖5-14RTC功能框圖5.5.3Timer部件Timer部件主要用于提供定時(shí)功能、脈寬調(diào)制（PWM）功能，它的應(yīng)用比較靈活，對(duì)于需要一定頻率的脈沖信號(hào)、一定時(shí)間間隔的定時(shí)信號(hào)的應(yīng)用場合，它都能提供應(yīng)用支持。S3C2440A有5個(gè)16位的定時(shí)器。5.5.3Timer部件定時(shí)器0、1、2、3有脈寬調(diào)制功能（PWM），定時(shí)器4是一個(gè)沒有輸出引腳的內(nèi)部定時(shí)器。定時(shí)器0和1共享一個(gè)8位的預(yù)分頻器，定時(shí)器2，3，4共享另一個(gè)8位預(yù)分頻器。每個(gè)定時(shí)器有一個(gè)時(shí)鐘分頻器，其可以生成5種不同的分頻信號(hào)（1/2,1/4,1/8,1/16和TCLK）。每個(gè)定時(shí)器模塊從自己對(duì)應(yīng)的時(shí)鐘分頻器接收時(shí)鐘信號(hào)，對(duì)應(yīng)的時(shí)鐘分頻器從相對(duì)應(yīng)8位預(yù)分頻器接收相應(yīng)時(shí)鐘信號(hào)。5.5.3Timer部件8位預(yù)分頻器8位預(yù)分頻器2/11/41/81/16TCLK02/11/41/81/16TCLK1時(shí)鐘分割器時(shí)鐘分割器5:1MUX死區(qū)生成器TCMPB1TCNTB1控制邏輯1死區(qū)TOUT1死區(qū)5:1MUXTCMPB2TCNTB2控制邏輯25:1MUXTCMPB3TCNTB3控制邏輯35:1MUXTOUT2TOUT3NoPinTOUT0TCMPB4TCNTB4控制邏輯45:1MUXTCMPB0TCNTB0控制邏輯0S3C2440A芯片內(nèi)部的Timer部件功能框圖如圖5-16所示。

圖5-16S3C2440A芯片內(nèi)部的Timer部件功能框圖5.6UARTS3C2440A通用異步接收器和發(fā)送器（UART）提供了三個(gè)獨(dú)立的異步串行I/O（SIO）端口，每個(gè)端口都可以在中斷模式或DMA模式下操作。換言之，UART可以在微處理器與UART接口部件之間通過產(chǎn)生中斷或DMA請(qǐng)求來傳輸數(shù)據(jù)。UART采用系統(tǒng)時(shí)鐘時(shí)可支持最大波特率為115.2Kbps。如果一個(gè)外部設(shè)備提供UEXTCLK給UART，UA