17.1.6時(shí)序邏輯電路的分析與設(shè)計(jì) - 同步時(shí)序邏輯電路的設(shè)計(jì)_第1頁(yè)
17.1.6時(shí)序邏輯電路的分析與設(shè)計(jì) - 同步時(shí)序邏輯電路的設(shè)計(jì)_第2頁(yè)
17.1.6時(shí)序邏輯電路的分析與設(shè)計(jì) - 同步時(shí)序邏輯電路的設(shè)計(jì)_第3頁(yè)
17.1.6時(shí)序邏輯電路的分析與設(shè)計(jì) - 同步時(shí)序邏輯電路的設(shè)計(jì)_第4頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

【例7.4.1】采用JK觸發(fā)器設(shè)計(jì)同步六進(jìn)制計(jì)數(shù)器，其時(shí)序圖如圖所示。1.計(jì)數(shù)器有6個(gè)有效狀態(tài)，可以用3個(gè)JK觸發(fā)器實(shí)現(xiàn)。2.根據(jù)時(shí)序圖，畫出其次態(tài)卡諾圖。原態(tài)次態(tài)解：7.4同步時(shí)序邏輯電路的設(shè)計(jì)3.化簡(jiǎn)次態(tài)卡諾圖得到狀態(tài)方程

7.4同步時(shí)序邏輯電路的設(shè)計(jì)4.將狀態(tài)方程與特性方程比較，得到驅(qū)動(dòng)方程：

7.4同步時(shí)序邏輯電路的設(shè)計(jì)5.根據(jù)驅(qū)動(dòng)方程，畫出邏輯圖。

7.4同步時(shí)序邏輯電路的設(shè)計(jì)6.畫出完整的狀態(tài)轉(zhuǎn)換圖，驗(yàn)證自啟動(dòng)。

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論