《EDA技術(shù)入門與提高》課件-第5章

第5章文本輸入設(shè)計(jì)方法5.1文本輸入界面5.2用VHDL實(shí)現(xiàn)8位加法器設(shè)計(jì)

5.1文本輸入界面

新建一個(gè)文本文件，即可開啟如圖5.1所示的文本編輯界面，在該界面中可以輸入、編輯、查看各種文本文件，包括使用VHDL描述的電路設(shè)計(jì)文件“*.vhd”、使用VerilogHDL描述的設(shè)計(jì)文件“*.v”、使用AHDL描述的電路設(shè)計(jì)文件“*.tdf”以及其他的ASCII碼文本文件。

文本編輯界面對于HDL輸入文件提供了語法輔助功能。在文本編輯界面中能使用不同的顏色顯示HDL的關(guān)鍵字，同時(shí)還對進(jìn)行自動縮排輸入的HDL文本提供了HDL模板“Template”，方便HDL的輸入和編輯。圖5.1文本編輯界面5.2用VHDL實(shí)現(xiàn)8位加法器設(shè)計(jì)

本節(jié)將以一個(gè)簡單的8位加法器的設(shè)計(jì)實(shí)例來介紹通過文本輸入方式使用VHDL進(jìn)行設(shè)計(jì)的步驟。由于本章的主要目的是介紹Quartus?Ⅱ7.2中的文本輸入設(shè)計(jì)方法，因此并沒有涉及VHDL的細(xì)節(jié)，有關(guān)VHDL的詳細(xì)內(nèi)容將在第6章介紹。

(1)打開Quartus?Ⅱ7.2?，選擇主菜單的“File”→“NewProjectWizard”命令，打開“NewProjectWizard”對話框。

(2)在“NewProjectWizard”對話框中設(shè)置項(xiàng)目名稱為“unsigned_adder”，然后單擊“Finish”按鈕，新建一個(gè)名稱為“adder”的項(xiàng)目。

(3)單擊新建文件工具按鈕，打開如圖5.2所示的

“New”對話框。圖5.2“New”對話框

(4)在“New”對話框中的“DeviceDesignFiles”選項(xiàng)卡內(nèi)選擇“VHDLFile”選項(xiàng)，單擊“OK”按鈕，新建一個(gè)默認(rèn)名稱為“VHDL1.vhd”的VHDL文件。

(5)單擊工具欄中的保存按鈕，打開如圖5.3所示的“另存為”對話框，在“文件名編輯框內(nèi)輸入“adder.vhd”，單擊“保存”按鈕，將該文本文件保存為“unsigned_adder.vhd”文件。圖5.3“另存為”對話框

(6)單擊“adder.vhd”文件窗口左側(cè)的工具條中的插入模板工具按鈕，或者選擇“Edit”→“InsertTemplate”命令，打開如圖5.4所示的“InsertTemplate”對話框。

(7)在“InsertTemplate”對話框中的“Languagetemplates”樹形列表中選擇“VHDL”→“FullDesigns”→“Arithmetics”→“Adders”→“Unsignedadders”項(xiàng)，在右側(cè)的“Preview”窗口中將顯示無符號加法器的VHDL完整設(shè)計(jì)文本。圖5.4“InsertTemplate”對話框

(8)單擊“Insert”按鈕，將如下VHDL文本插入到adder.vhd文件中。

--Quartus?ⅡVHDLTemplate

--UnsignedAdder

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

USEIEEE.NUMERIC_STD.ALL;

ENTITYunsigned_adderIS

GENERIC(

DATA_WIDTH:natural:=8

);PORT(a:INUNSIGNED((DATA_WIDTH-1)DOWNTO0);

b:INUNSIGNED((DATA_WIDTH-1)DOWNTO0);

result:OUTUNSIGNED((DATA_WIDTH-1)DOWNTO0)

);

ENDENTITY;

ARCHITECTURErtlOFunsigned_adderIS

BEGIN

result<=a+b;

ENDrtl;

上述VHDL代碼由3部分組成，分別是“LIBRARY”庫文件說明部分、“ENTITY”實(shí)體說明部分和“ARCHITECTURE”結(jié)構(gòu)描述部分。

①“LIBRARY”庫文件部分描述文件中引用的庫文件。在上述的實(shí)例中通過“LIBRARY”關(guān)鍵字引用了“IEEE”庫，并通過“USE”關(guān)鍵字使用了該庫中的STD_LOGIC_1164和NUMERIC_STD標(biāo)準(zhǔn)程序包。

②“ENTITY”實(shí)體說明部分由“ENTITY”關(guān)鍵字引導(dǎo)，結(jié)束于“ENDENTITY；”語句。該部分定義設(shè)計(jì)實(shí)體與使用設(shè)計(jì)實(shí)體的環(huán)境之間的端口。③“ARCHITECTURE”結(jié)構(gòu)體描述部分由“ARCHITECTURE”關(guān)鍵字引導(dǎo)，結(jié)束于“ENDrtl;”語句。該部分定義設(shè)計(jì)實(shí)體的體，指定設(shè)計(jì)實(shí)體輸入和輸出之間的關(guān)系，可以采用結(jié)構(gòu)、數(shù)據(jù)流或行為的形式進(jìn)行描述，上述的加法器的實(shí)例中采用的就是行為描述方法。

(9)單擊工具欄中的保存按鈕，保存“unsigned_

adder.vhd”文件。

(10)選擇“Assignment”→“Device”命令，打開“Settings”對話框。

(11)在“Settings”對話框中的“DeviceFamily”下拉列表欄中選擇“FLEX10K”系列，然后在“AvailableDevice”列表中選擇具體芯片型號“EPF10K10LC84-3”，單擊“OK”按鈕。

(12)選擇“Processing”→“StartCompilation”命令或者直接單擊開始編譯工具按鈕，啟動編譯過程。

(13)編譯結(jié)束后，系統(tǒng)彈出“Quartus?Ⅱ”消息框，提示編譯完成，同時(shí)顯示如圖5.5所示的編譯報(bào)告，單擊消息框中的“確定”按鈕，關(guān)閉該消息框。圖5.5編譯報(bào)告

(14)單擊新建工具按鈕，打開“New”對話框。在“OtherFiles”選項(xiàng)卡中選擇“VectorWaveformFile”選項(xiàng)，單擊“OK”按鈕，新建一個(gè)波形文件。

(15)選擇“Edit”→“InsertNodeorBus”命令，打開“InsertNodeorBus”對話框，單擊“NodeFinder”按鈕，打開“NodeFinder”對話框。

(16)在“NodeFinder”對話框中的“Filter”下拉列表中選擇“Pins：all”選項(xiàng)，然后單擊“List”按鈕，在“NodesFound”列表中列出所有引腳節(jié)點(diǎn)。

(17)在“NodesFound”列表中選擇“a”、“b”和“result”節(jié)點(diǎn)，然后單擊“>”按鈕，將選中的節(jié)點(diǎn)移動到“SelectedNodes”列表中，然后單擊“OK”按鈕，關(guān)閉“NodeFinder”對話框。

(18)單擊“InsertNodeorBus”對話框中的“OK”按鈕，將選中的節(jié)點(diǎn)插入波形文件編輯器中。

(19)選擇“Edit”→“EndTime”命令，打開“EndTime”對話框，在對話框中的“Time”編輯框中輸入“100μs”，設(shè)定仿真時(shí)間長度為100μs。

(20)在波形編輯器左側(cè)的信號節(jié)點(diǎn)列表中的信號節(jié)點(diǎn)“a”上單擊鼠標(biāo)右鍵，在彈出的菜單中選擇“Value”→“RandomValues”命令，打開如圖5.6所示的“RandomValues”對話框。

(21)在“RandomValues”對話框中選擇“Atfixedintervals”單選項(xiàng)，在“Intervalperiod”編輯框內(nèi)輸入“5”，選擇時(shí)間單位為“μs”，然后單擊“OK”按鈕，設(shè)置信號節(jié)點(diǎn)“a”的內(nèi)容為如

5.7所示的5μs更新一次的隨機(jī)數(shù)字信號。圖5.6“RandomValues”對話框圖5.7設(shè)置信號“a”之后的波形圖

(22)采用步驟(21)介紹的方法，設(shè)置信號節(jié)點(diǎn)“b”的內(nèi)容為8μs更新一次的隨機(jī)數(shù)字信號，得到如圖5.8所示的波形圖。圖5.8設(shè)置信號“b”之后的波形圖

(23)單擊保存文件工具按鈕，打開“另存為”對話框，按照系統(tǒng)默認(rèn)，將波形文件保存為默認(rèn)名稱“unsigned_

adder.vwf”。

(24)單擊開始仿真