《電子封裝、微機(jī)電與微系統(tǒng)》課件第12章_第1頁
《電子封裝、微機(jī)電與微系統(tǒng)》課件第12章_第2頁
《電子封裝、微機(jī)電與微系統(tǒng)》課件第12章_第3頁
《電子封裝、微機(jī)電與微系統(tǒng)》課件第12章_第4頁
《電子封裝、微機(jī)電與微系統(tǒng)》課件第12章_第5頁
已閱讀5頁,還剩28頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

第十二章SIP技術(shù)12.1SIP技術(shù)的概念12.2SIP技術(shù)的特性12.3SOC技術(shù)與SIP技術(shù)的關(guān)系12.4SIP技術(shù)的現(xiàn)狀12.5SIP技術(shù)的工藝12.6SIP技術(shù)的進(jìn)展12.7SIP技術(shù)的應(yīng)用

12.1SIP技術(shù)的概念

國際半導(dǎo)體技術(shù)指南將SIP定義為:將半導(dǎo)體器件、無源器件、連線集成在一個封裝體中。SIP英文全稱為:SystemInPackage(注意與單列直插式封裝SingleIn-LinePackage相區(qū)別)。圖12-1基于SIP技術(shù)的GSM模塊

12.2SIP技術(shù)的特性

SIP代表封裝技術(shù)的發(fā)展趨勢,具有如下特性:

●引線鍵合、倒裝焊互連、IC芯片直接內(nèi)連等封裝技術(shù),滿足SIP所要求的互連以及功能和性能要求。

●封裝面積比增大。SIP在同一封裝體中,疊加兩個或更多的芯片,把Z方向的空間也利用起來,同時又不必增加封裝引腳。兩芯片疊裝在同一殼內(nèi)時,封裝與芯片的面積比增加到170%,三芯片疊裝時可增至250%。●物理尺寸顯著減小。例如,SIP封裝體的厚度不斷減少,最先進(jìn)的技術(shù)可實現(xiàn)五層堆疊芯片,且是只有1.0mm厚的超薄封裝,三疊層芯片封裝的重量可減輕35%。

●?SIP可使不同工藝、加工材料的芯片,通過封裝形成一個系統(tǒng),具有很好的兼容性,并可實現(xiàn)嵌入集成化無源元件集成。無線電和便攜式電子整機(jī)中,現(xiàn)用的無源元件至少可被嵌入30%~50%,甚至可將Si、GaAs、InP的芯片實現(xiàn)一體化封裝。

●?SIP可提供低功耗和低噪聲的系統(tǒng)級連接,在較高的工作頻率下,可以獲得幾乎與SOC相等的總線帶寬?!裨骷煞庋b在統(tǒng)一的外殼結(jié)構(gòu)中,減少了總焊點數(shù)目,縮短了元件器的連線路程,從而使電性能得以提高。

●縮短了產(chǎn)品研制和投放市場的周期。SIP在對系統(tǒng)進(jìn)行功能分析和劃分后,可充分利用商品化生產(chǎn)的芯片資源,經(jīng)過合理的電路互連及封裝結(jié)構(gòu)設(shè)計,以最佳方式和最低成本,達(dá)到系統(tǒng)的設(shè)計性能;SIP易于修改,無需像SOC那樣進(jìn)行版圖級布局布線,減少了設(shè)計、驗證、調(diào)試的復(fù)雜性,比SOC節(jié)省了更多的系統(tǒng)設(shè)計和生產(chǎn)費(fèi)用,投放市場的時間至少可減少1/4。

●采取多項技術(shù)措施,確保SIP具有良好的抗機(jī)械和化學(xué)腐蝕的能力以及高可靠性。

12.3SOC技術(shù)與SIP技術(shù)的關(guān)系

雖然SOC技術(shù)面臨許多問題,而SIP技術(shù)具有許多優(yōu)勢,但是并不是說SOC技術(shù)不如SIP技術(shù),也并不能說SIP可以代替SOC。針對巨大產(chǎn)量規(guī)模,又是以CMOS技術(shù)為基礎(chǔ)的產(chǎn)品,SOC仍然是不可取代的優(yōu)先選擇。SIP與SOC不是兩個相互對立的技術(shù),而是兩項平行發(fā)展的系統(tǒng)集成技術(shù),它們都順應(yīng)了電子產(chǎn)品高性能、多功能、小型化、輕量化和高可靠性的發(fā)展趨勢。從發(fā)展的歷程來看,SOC與SIP是極為相似的,兩者均希望將邏輯組件,數(shù)字、模擬、無源器件集成在一個單元中。

12.4SIP技術(shù)的現(xiàn)狀

作為整機(jī)系統(tǒng),SOC技術(shù)與SIP技術(shù)都是其解決方案,可是由于SOC技術(shù)成本較高,所以對于國內(nèi)來說,SIP可以作為一種捷徑,利用現(xiàn)有的封裝工藝,將系統(tǒng)需要的原件進(jìn)行組合,以最低的成本、最快的時間,實現(xiàn)最優(yōu)的系統(tǒng)性能。

圖12-2NEC發(fā)布的超析像系統(tǒng)集成電路圖12-3SkywordsSolutions的基于SIP的柵格陣列(LGA)

12.5SIP技術(shù)的工藝

1.?SIP封裝的分類

1)?2DSIP

2)堆疊SIP

3)?3DSIP

2.?SIP封裝的主要工藝

SIP封裝的主要工藝如下:

1)圓片減薄

2)圓片切割

3)芯片粘接

4)引線鍵合

5)等離子清洗

6)密封灌封圖12-4灌封環(huán)節(jié)工藝流程

12.6SIP技術(shù)的進(jìn)展

12.6.1新型互連技術(shù)

傳統(tǒng)的一級封裝互連主要通過引線鍵合來實現(xiàn),即使在目前芯片堆疊封裝中,多數(shù)也是采用引線鍵合來實現(xiàn)芯片到基板或者引線框架互連的。當(dāng)SIP面向射頻以及復(fù)雜的系統(tǒng)設(shè)計時,倒裝芯片技術(shù)比引線鍵合更具優(yōu)勢。采用SIP技術(shù)可以實現(xiàn)更高的互連密度、更短的信號傳輸路線和更低的耦合電感以及優(yōu)良的噪音控制,同時易于實現(xiàn)薄外形的封裝。圖12-5清華大學(xué)制作的無鉛焊凸點圖12-6Intel公司的垂直通孔互連技術(shù)12.6.2堆疊技術(shù)的發(fā)展

1.封裝堆疊

2.堆疊芯片封裝

3.芯片到芯片/圓片的堆疊封裝圖12-7“聚合物芯片”工藝圖12-8八芯片堆疊SIP圖12-9三層薄膜載體基板堆疊圖12-10四層薄膜載體基板堆疊圖12-11薄芯片堆疊圖12-12TSV疊層芯片封裝技術(shù)12.6.3埋置技術(shù)

系統(tǒng)級封裝技術(shù)的另外一個重要挑戰(zhàn)是埋置結(jié)構(gòu)的實現(xiàn)。無源器件的埋置實現(xiàn)已經(jīng)進(jìn)行了多年的研究和開發(fā),利用薄膜、厚膜技術(shù)在芯片或者基板上集成無源器件,已經(jīng)有相對成熟的技術(shù)。對于SIP而言,未來更為有吸引力的是包含有源芯片的埋置結(jié)構(gòu)。圖12-13IMB工藝流程示意圖圖12-14CIP工藝流程圖圖12-15內(nèi)埋置無源元件12.6.4新型基板

與傳統(tǒng)封裝工業(yè)不同,在SIP產(chǎn)品中,基板扮演著越來越重要的作用。相當(dāng)一部分的無源元件、不同芯片或器件的互連都通過基板來實現(xiàn)。傳統(tǒng)的基板,按照材料可以分為有機(jī)基板、陶瓷基板等。

12.7SIP技術(shù)的應(yīng)用

SIP技術(shù)廣泛用于電子信息產(chǎn)業(yè)的各個領(lǐng)域,目前研究和應(yīng)用最具特色的是無線通信的物理層電路。商用RF芯片很難用硅平面工藝實現(xiàn),SOC技術(shù)能實現(xiàn)的集成度相對較低,性能難以滿足要求。同時,由于物理層電路工作頻率高,各種匹配與濾波網(wǎng)絡(luò)含有大量的無源器件,從而使SIP的

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論