通信原理及軟件無(wú)線(xiàn)電實(shí)訓(xùn)平臺(tái)需求說(shuō)明

通信原理及軟件無(wú)線(xiàn)電實(shí)訓(xùn)平臺(tái)需求說(shuō)明1、貨物需求明細(xì)序號(hào)采購(gòu)計(jì)劃編號(hào)貨物名稱(chēng)（標(biāo)的名稱(chēng)）數(shù)量單位備注1高頻電子線(xiàn)路綜合實(shí)驗(yàn)設(shè)備23套2軟件無(wú)線(xiàn)電創(chuàng)新實(shí)踐設(shè)備2套3便攜式軟件無(wú)線(xiàn)電設(shè)備23套4通信原理綜合實(shí)驗(yàn)設(shè)備23套2、技術(shù)要求序號(hào)貨物名稱(chēng)技術(shù)要求1高頻電子線(xiàn)路綜合實(shí)驗(yàn)設(shè)備1.1實(shí)驗(yàn)箱應(yīng)內(nèi)置不低于7寸的觸控顯示屏，支持實(shí)驗(yàn)原理圖、實(shí)驗(yàn)參數(shù)直接在顯示屏上操作和查看。1.2應(yīng)集成多種高頻電路設(shè)計(jì)及調(diào)試所必備的儀器如信號(hào)源、頻率計(jì)、掃頻儀，方便學(xué)生直接使用實(shí)驗(yàn)平臺(tái)做實(shí)驗(yàn)時(shí)觀(guān)察實(shí)驗(yàn)現(xiàn)象。1.3實(shí)驗(yàn)?zāi)K保護(hù)措施需需同時(shí)包含：存儲(chǔ)時(shí)全方位外殼保護(hù)、安裝時(shí)模塊電路防反接保護(hù)、實(shí)驗(yàn)時(shí)測(cè)試端口與芯片隔離保護(hù)。1.4每個(gè)實(shí)驗(yàn)?zāi)K均應(yīng)配置獨(dú)立的電源撥動(dòng)開(kāi)關(guān)，根據(jù)實(shí)驗(yàn)需求獨(dú)立開(kāi)啟電源開(kāi)關(guān)。1.5為保證實(shí)驗(yàn)穩(wěn)定可靠：模塊電路板應(yīng)采用貼片工藝制造、實(shí)驗(yàn)用的信號(hào)連接線(xiàn)應(yīng)采用高頻同軸電纜進(jìn)行連接、在調(diào)諧電路方面應(yīng)采用方便拆卸的可插拔式中周來(lái)進(jìn)行調(diào)諧。1.6實(shí)驗(yàn)?zāi)K應(yīng)包含：小信號(hào)放大與無(wú)線(xiàn)接收模塊、混頻&中放及AGC模塊、振蕩電路&鎖相環(huán)模塊、調(diào)幅與解調(diào)模塊、高頻功放與無(wú)線(xiàn)發(fā)射模塊、斜率鑒頻&相位鑒頻模塊。1.7性能要求：1、內(nèi)置頻率計(jì)：頻率測(cè)量范圍：0Hz～500MHz。輸入信號(hào)幅度：≥100mVpp。測(cè)量誤差：≤±20ppm。輸入阻抗：1MΩ。2、內(nèi)置DDS高頻信號(hào)源：輸出波形：正弦波。輸出頻率：0Hz～20MHz。輸出幅度：≥100mV。輸出阻抗：50Ω。3、內(nèi)置DDS低頻信號(hào)源：輸出波形：正弦/三角/方波/音頻信號(hào)。輸出頻率：0Hz～100KHz輸出幅度：峰峰值100mV～4V。輸出阻抗：50Ω。4、內(nèi)置掃頻儀：掃頻范圍：1MHz～20MHz（起止頻率可設(shè)置）。輸出幅度：≥300mV。輸出阻抗：50Ω。1.8配置示波器，帶寬不低于100MHz，通道數(shù)量不少于4個(gè)，VPO信號(hào)處理技術(shù)，快速觀(guān)察真實(shí)波形；通道全開(kāi)，每通道獨(dú)立不小于10M點(diǎn)記錄長(zhǎng)度，可設(shè)置1k/10k/100k/1M/10M點(diǎn)記錄長(zhǎng)度，每通道不低于1GSa/s的實(shí)時(shí)采樣率；配置不小于8英寸WVGA高分辨率TFTLCD屏幕顯示。2軟件無(wú)線(xiàn)電創(chuàng)新實(shí)踐設(shè)備2.1設(shè)備應(yīng)提供USB和千兆以太網(wǎng)2種形式的通訊接口，且2種接口均可進(jìn)行中頻業(yè)務(wù)數(shù)據(jù)的傳輸。2.2設(shè)備應(yīng)采用射頻單元+基帶處理單元的架構(gòu)，提供雙路射頻輸入和雙路射頻輸出接口，并內(nèi)嵌集成雙核ARM處理器的FPGA處理單元。2.3設(shè)備應(yīng)支持FPGA開(kāi)發(fā)設(shè)計(jì)，支持使用Vivado開(kāi)發(fā)軟件對(duì)設(shè)備進(jìn)行VerilogHDL/VHDL程序的下載與調(diào)試。2.4為提升實(shí)驗(yàn)效果，豐富中間過(guò)程的觀(guān)測(cè)，設(shè)備應(yīng)提供單獨(dú)的擴(kuò)展板，支持至少8路數(shù)字信號(hào)的引出測(cè)試。2.5可以通過(guò)USB3.0接口實(shí)現(xiàn)與GNURADIO、Matlab等仿真平臺(tái)對(duì)接，進(jìn)行實(shí)時(shí)軟硬件協(xié)同仿真。2.6設(shè)備內(nèi)部應(yīng)集成FPGA仿真器，無(wú)需外接仿真器，可直接通過(guò)USB線(xiàn)對(duì)FPGA進(jìn)行程序下載操作，方便二次開(kāi)發(fā)及程序調(diào)試。2.7設(shè)備配套系統(tǒng)應(yīng)支持信號(hào)的實(shí)時(shí)處理，支持動(dòng)態(tài)顯示波形等數(shù)據(jù)，不接受靜態(tài)展示方案。2.8設(shè)備配套系統(tǒng)支持算法顆粒的信號(hào)端口連線(xiàn)及觀(guān)測(cè)，信號(hào)連接線(xiàn)支持至少6種顏色設(shè)置、連接線(xiàn)寬度可設(shè)置，并且連接線(xiàn)的類(lèi)型可設(shè)置直線(xiàn)和曲線(xiàn)。2.9設(shè)備配套系統(tǒng)采用圖形化設(shè)計(jì)理念，應(yīng)有信源編譯碼、信道編譯碼、基帶傳輸編譯碼、數(shù)字調(diào)制及解調(diào)、同步技術(shù)、復(fù)用技術(shù)等6個(gè)大類(lèi)，且擁有不低于30個(gè)算法顆粒，能夠循序漸進(jìn)的引導(dǎo)學(xué)生從基礎(chǔ)的通信技術(shù)，逐步擴(kuò)展到對(duì)整個(gè)通信系統(tǒng)的認(rèn)知和應(yīng)用。2.10射頻收發(fā)單元：頻率范圍：70MHz～6GHz（響應(yīng)數(shù)值需為能涵蓋本區(qū)間的范圍值，例如70MHz～6GHz、50MHz～10GHz,否則視為負(fù)偏離處理）。信號(hào)帶寬：200KHz～50MHz（響應(yīng)數(shù)值需為能涵蓋本區(qū)間的范圍值，例如200KHz～50MHz、100KHz～60MHz,否則視為負(fù)偏離處理）。集成12位DAC輸出。2×2收發(fā)器。支持時(shí)分雙工和頻分雙工工作模式。最大發(fā)送功率：≥10dBm。2.11基帶信號(hào)處理單元應(yīng)提供USB-JTAG接口，支持進(jìn)行FPGA程序下載調(diào)試和二次開(kāi)發(fā)。至少提供10路GPIO數(shù)字接口，以便于擴(kuò)展和觀(guān)測(cè)數(shù)字基帶信號(hào)。3便攜式軟件無(wú)線(xiàn)電設(shè)備3.1設(shè)備應(yīng)由便攜式軟件無(wú)線(xiàn)電平臺(tái)硬件和虛實(shí)結(jié)合創(chuàng)新開(kāi)發(fā)系統(tǒng)組成，支持軟硬件實(shí)時(shí)協(xié)同實(shí)驗(yàn)，支持各類(lèi)通信系統(tǒng)的原理探究與綜合設(shè)計(jì)。3.2設(shè)備應(yīng)具備良好的開(kāi)放性與兼容性，除了支持本廠(chǎng)軟硬件配合使用外，平臺(tái)配套軟件及硬件應(yīng)能與市場(chǎng)主流SDR硬件、主流系統(tǒng)互聯(lián)互通。3.3設(shè)備配套系統(tǒng)除能與本次采購(gòu)的硬件互聯(lián)外，還需需支持與NI公司的USRP、ADI公司的PLUTO以及HackRF、電視棒等市面上主流SDR硬件設(shè)備進(jìn)行互聯(lián)，并進(jìn)行語(yǔ)音、視頻信號(hào)的實(shí)時(shí)傳輸。3.4設(shè)備應(yīng)提供USB和千兆以太網(wǎng)2種形式的通訊接口，且2種接口均可進(jìn)行中頻業(yè)務(wù)數(shù)據(jù)的傳輸。3.5設(shè)備內(nèi)部應(yīng)集成FPGA仿真器，無(wú)需外接仿真器，可直接通過(guò)USB線(xiàn)對(duì)FPGA進(jìn)行程序下載操作，方便二次開(kāi)發(fā)及程序調(diào)試。3.6設(shè)備應(yīng)支持將系統(tǒng)的信號(hào)直接輸出到硬件上進(jìn)行觀(guān)測(cè)，提供2路模擬信號(hào)輸出接口，可直接用示波器進(jìn)行觀(guān)測(cè)。設(shè)備應(yīng)提供音頻接口，支持利用設(shè)備完成語(yǔ)音信號(hào)的實(shí)時(shí)無(wú)線(xiàn)傳輸。3.7應(yīng)提供與硬件配套的虛實(shí)結(jié)合系統(tǒng)，支持搭建或設(shè)計(jì)實(shí)時(shí)的無(wú)線(xiàn)收發(fā)通信系統(tǒng)進(jìn)行協(xié)同實(shí)驗(yàn)。3.8為培養(yǎng)學(xué)生的儀表操作能力，系統(tǒng)內(nèi)的虛擬示波器應(yīng)以真實(shí)示波器為原型，操作方式及顯示效果應(yīng)與真實(shí)示波器保持一致，不接受直接繪制波形的方案。3.9設(shè)備配套系統(tǒng)應(yīng)采用圖形化設(shè)計(jì)理念，提供信源編譯碼、信道編譯碼、基帶傳輸編譯碼、數(shù)字調(diào)制及解調(diào)、同步技術(shù)、復(fù)用技術(shù)、信道模擬、濾波器等通信算法模塊。3.10射頻收發(fā)單元頻率范圍：70M～3GHz（響應(yīng)數(shù)值需為能涵蓋本區(qū)間的范圍值，例如70MHz～3GHz、50MHz～10GHz,否則視為負(fù)偏離處理）。信號(hào)帶寬：200KHz～20MHz（響應(yīng)數(shù)值需為能涵蓋本區(qū)間的范圍值，例如200KHz～20MHz、100KHz～30MHz,否則視為負(fù)偏離處理）。集成12位DAC輸出。2×2收發(fā)器。3.11基帶信號(hào)處理單元應(yīng)提供USB-JTAG接口，支持進(jìn)行FPGA程序下載調(diào)試和二次開(kāi)發(fā)。至少提供8路GPIO數(shù)字接口，以便于擴(kuò)展和觀(guān)測(cè)數(shù)字基帶信號(hào)。4通信原理綜合實(shí)驗(yàn)設(shè)備4.1實(shí)驗(yàn)箱應(yīng)內(nèi)置不低于7寸的觸控顯示屏，支持實(shí)驗(yàn)指導(dǎo)書(shū)、實(shí)驗(yàn)原理圖、波形參考圖、實(shí)驗(yàn)參數(shù)等直接在顯示屏上操作和查看。4.2實(shí)驗(yàn)箱應(yīng)具備儀器儀表測(cè)試功能區(qū)，示波器、邏輯分析儀、誤碼測(cè)試儀具有獨(dú)立的物理測(cè)試接口，且示波器還具備專(zhuān)用探頭保護(hù)接口。4.3實(shí)驗(yàn)箱應(yīng)采用模塊化設(shè)計(jì)，支持多臺(tái)實(shí)驗(yàn)箱模塊之間自主搭建通信收發(fā)系統(tǒng)，實(shí)現(xiàn)文本、音頻、視頻的無(wú)線(xiàn)傳輸。每個(gè)實(shí)驗(yàn)?zāi)K均應(yīng)配置獨(dú)立的電源撥動(dòng)開(kāi)關(guān)，根據(jù)實(shí)驗(yàn)需求獨(dú)立控制