數字電子技術（宜賓學院）知到智慧樹章節(jié)測試課后答案2024年秋宜賓學院

數字電子技術（宜賓學院）知到智慧樹章節(jié)測試課后答案2024年秋宜賓學院緒論單元測試

數字信號是指幅度和相位都是離散的信號。

A:對B:錯

答案:對

第一章單元測試

同模擬信號相比，數字信號具有（）性，一個數字信號只有（）種取值，分別表示為（）和（）。

A:數字性212B:離散性201C:對偶性201D:連續(xù)性212

答案:離散性201將(57.6)8進行數制轉換時，轉換錯誤的是(

)

A:(00101111.11)2B:(47.3)10C:(2F.C)16D:(101111.110)2

答案:(47.3)10在下列編碼中，（）編碼方式抗干擾能力強。

A:8421BCD碼B:余三碼C:格雷碼D:自然二進制碼

答案:格雷碼1985個1連續(xù)異或(1⊕1⊕1⊕…)的結果是（），單數個1連續(xù)異或的結果是（），雙數個1連續(xù)異或的結果是（）

A:不唯一01B:000C:110D:如此運算邏輯概念錯誤11

答案:110某一邏輯函數真值表確定后，下面描述該函數功能的方法中，具有唯一性的是（）

A:邏輯函數的最大項之和表達式B:邏輯函數的最簡或與式C:邏輯函數的最簡與或式D:邏輯函數的最小項之和表達式

答案:邏輯函數的最小項之和表達式已知邏輯函數F=A(B+DC)，選出下列可以肯定使F=1的狀態(tài)是（）

A:AC=1，B=0B:A=0，BD=0，C=0C:A=0，BC=0，D=0D:AB=1，C=0，D=0

答案:AB=1，C=0，D=0邏輯函數式，化成最簡與或式形式為（

）

A:BC+AC+ABB:BC+ACC:A+BD:AB+C

答案:BC+AC+AB用公式法將下列函數化簡為最簡與或式，正確答案為（

）。

A:B:C:D:

答案:用卡諾圖化簡法化簡下列各式，結果正確的是（

）。

A:B:C:D:

答案:某邏輯函數的卡諾圖如圖所示（Φ為約束項），該邏輯函數的最簡與或表達式為（

）。

A:B:C:D:

答案:

第二章單元測試

若將一TTL異或門（輸入端為A、B）當作反相器使用，則A、B端應（

）連接。

A:A和B并聯(lián)使用B:其余均不能實現C:A或B中有一個接1或懸空D:A或B中有一個接0

答案:A或B中有一個接1或懸空已知如下門電路是74系列TTL門電路，試分析寫出Y的邏輯式。（）

A:B:C:D:

答案:CMOS門電路多余輸入端可以（）處理。

A:接高電平B:與其它輸入端并聯(lián)C:懸空D:接地

答案:與其它輸入端并聯(lián)已知如下門電路是CC4000系列的CMOS電路，問門電路的輸出是（

）狀態(tài)。

A:高電平B:短路C:低電平D:高阻態(tài)

答案:高電平圖中門電路為CMOS電路，試分析邏輯功能，寫出Y的邏輯表達式（

）。

A:B:C:D:

答案:下列各門電路中（）的輸出端可以并聯(lián)使用。

A:CMOS與非門B:CMOS傳輸門C:TTLOC門D:CMOS反相器

答案:TTLOC門TTL電路驅動CMOS電路，僅考慮（）。

A:電流匹配B:功率匹配C:頻率匹配D:電壓匹配

答案:電壓匹配由TTL門組成的電路如下圖所示，已知它們的輸入短路電流為IS=1.6mA，高電平輸入漏電流IH=40μA，試問：當A=B=1時，G1的（

）電流為（）；A=B=0時，G1的（

）電流為（

）。

A:灌

6.4mA

拉

160μAB:拉

3.2mA

灌

160μAC:灌

3.2mA

拉

160μAD:灌

3.2mA

拉

80μA

答案:灌

3.2mA

拉

160μA下列（）輸出不允許并聯(lián)使用。

A:典型TTL門B:OD門C:OC門D:三態(tài)門

答案:典型TTL門下列（）的輸入端允許懸空。

A:CMOS反相器B:TTL與非門C:NMOS同或門D:PMOS與門

答案:TTL與非門

第三章單元測試

下圖所示組合邏輯電路，其邏輯功能相當于一個（

）。

A:或非門B:與非門C:異或門D:同或門

答案:同或門優(yōu)先編碼器輸入為

A:110B:111C:011D:101

答案:110有一個T形走廊，在相會處有一路燈，在進入走廊的A、B、C三地各有一個控制開關都能獨立控制，任意閉合一個開關（閉合時用狀態(tài)“1”表示，斷開時用狀態(tài)“0”表示），燈亮；任意閉合兩個開關，燈滅；三個開關都閉合，燈亮，要求用74LS138實現該邏輯關系，下面哪個選項可以實現（

）。

A:B:C:D:

答案:如圖所示為雙4選1數據選擇器構成的組合邏輯電路，輸入變量A、B、C，輸出Y1、Y2的邏輯函數分別為（

）、（

），其功能為（

）。

A:B:C:D:

答案:采用4位比較器7485對兩個四位二進制數進行比較時，先比較（）位。

A:次高B:最高C:次低D:最低

答案:最高串行加法器進位信號采用（）傳遞，而并行加法器的進位信號采用（）傳遞。

A:逐位超前B:超前逐位C:超前超前D:逐位逐位

答案:逐位超前下列四個邏輯函數中（

）存在“1”態(tài)冒險。

A:B:C:D:

答案:下列（）器件任何時刻只允許有1個有效信號到達輸入端。

A:超前進位加法器B:普通編碼器C:譯碼器D:序列信號發(fā)生器

答案:普通編碼器一個數據選擇器的地址輸入端有3個時，最多可以有（）個數據信號輸入。

A:4B:8C:6D:16

答案:8下表所示為某電路的真值表，輸入為S3、S2、S1、S0，輸出為Y1、Y0，此電路稱為（

）。

A:加法器B:編碼器C:譯碼器D:代碼轉換電路

答案:編碼器

第四章單元測試

用8級觸發(fā)器可以記憶（）種不同的狀態(tài)。

A:128B:8C:16D:256

答案:256具有約束條件的觸發(fā)器有（）

A:主從JK觸發(fā)器B:由主從JK觸發(fā)器組成的D觸發(fā)器C:主從RS觸發(fā)器D:由主從RS觸發(fā)器組成的D觸發(fā)器

答案:主從RS觸發(fā)器若JK觸發(fā)器的原狀態(tài)為0，欲在CP作用后仍保持為0狀態(tài)，則激勵函數JK的值應是（）。

A:J=1，K=1B:J=×，K=1C:J=0，K=×D:J=0，K=0

答案:J=0，K=×電路如圖（a）和（b）所示，各觸發(fā)器的初態(tài)均為“0”，在CP作用下電路的輸出波形正確的是（

）。

A:B:C:D:

答案:下面所示電路中能實現對時鐘信號二分頻的電路為（

）。

A:B:C:D:

答案:有一個左移移位寄存器，當預先置入1011后，其串行輸入端固定接0，在4個移位脈沖CP作用下，四位數據的移位過程是（）

A:1011—1101—1110—0111—1011B:1011—0111—1110—1101—1011C:1011—0101—0010—0001—0000D:1011—0110—1100—1000—0000

答案:1011—0110—1100—1000—0000采用觸發(fā)器構成計數器，計數器的輸入、輸出波形如圖所示，至少需要（

）個觸發(fā)器。

A:4B:3C:1D:2

答案:3如圖所示電路為（

）進制（

）計數器。

A:四

減法B:八

加法C:四

加法D:八

減法

答案:四

減法采用中規(guī)模加法計數器74LS163構成的電路如圖所示，該電路是（

）進制加法計數器。

A:十二B:十三C:十D:九

答案:十三在圖示電路中，設現態(tài)Q1Q2Q3=000，經5個脈沖作用后，各觸發(fā)器的輸出狀態(tài)Q1Q2Q3為（

），經過（

）個脈沖又回到初始狀態(tài)。

A:011

7B:001

6C:000

5D:111

8

答案:001

6

第五章單元測試

只能讀出數據，不能更改數據的存儲器是（）。

A:EPROMB:ROMC:PROMD:RAM

答案:ROM半導體存儲器按功能分為（）和（）兩種。

A:ROMRAMB:PROMROMC:EPROMRAMD:PROMRAM

答案:ROMRAMROM主要由（）和（）兩部分組成。

A:地址譯碼器存儲矩陣B:地址譯碼器觸發(fā)器C:編碼器存儲矩陣D:譯碼器計數器

答案:地址譯碼器存儲矩陣EPROM是指（）。

A:可編程邏輯陣列B:可編程只讀存儲器C:隨機讀寫存儲器D:可擦除可編程只讀存儲器

答案:可擦除可編程只讀存儲器2048×8位RAM芯片，其數據線的個數是（）

A:11B:8C:211D:14

答案:8某RAM有8根數據線，8位地址線，則其存儲容量為（）。

A:64KBB:8BC:16KBD:2KB

答案:2KB為了構成4096×8的RAM，需要（）片1024×4的RAM。

A:16片B:2片C:4片D:8片

答案:8片用4片256字×4位的RAM構成1024字×4位RAM時，一般采用字擴展的辦法，這時高位地址碼A8、A9需經（

）后送到各片256字×4位的片選端以實現字擴展。

A:4選1數據選擇器B:1路—4路分配器C:4—2線編碼器D:2—4線譯碼器

答案:2—4線譯碼器CPLD器件為（）。

A:現場可編程門陣列，掉電后信息消失B:現場可編程門陣列，掉電后信息不消失C:復雜可編程邏輯器件，掉電后信息消失D:復雜可編程邏輯器件，掉電后信息不消失

答案:復雜可編程邏輯器件，掉電后信息不消失FPGA器件為（）。

A:現場可編程門陣列，掉電后信息消失B:復雜可編程邏輯器件，掉電后信息不消失C:復雜可編程邏輯器件，掉電后信息消失D:現場可編程門陣列，掉電后信息不消失

答案:現場可編程門陣列，掉電后信息消失

第六章單元測試

可以直接產生矩形脈沖的是（）

A:單穩(wěn)態(tài)觸發(fā)器B:主從JK觸發(fā)器C:多諧振蕩器D:施密特觸發(fā)器

答案:多諧振蕩器在電壓控制端（⑤腳）不加控制電壓的情況下，555定時器的閾值電壓為（

）。

A:B:C:D:

答案:由555定時器構成的施密特觸發(fā)器的兩個閾值電壓分別是（

）

A:B:C:D:

答案:波形如下圖所示，正確的單穩(wěn)態(tài)觸發(fā)器的輸入、輸出電壓波形為（

）。

A:（a）、（b）都是B:（a）、（b）都不是C:（a）D:（b）

答案:（b）下列電路可以用于定時的是（）

A:單穩(wěn)態(tài)觸發(fā)器B:施密特觸發(fā)器C:主從JK觸發(fā)器D:多諧振蕩器

答案:單穩(wěn)態(tài)觸發(fā)器下列電路中具有兩個暫穩(wěn)態(tài)的是（）

A:施密特觸發(fā)器B:多諧振蕩器C:單穩(wěn)態(tài)觸發(fā)器D:主從JK觸發(fā)器

答案:多諧振蕩器單穩(wěn)態(tài)觸發(fā)器輸出的脈沖寬度和（）有關。

A:觸發(fā)脈沖B:電源電壓C:電路中的R、CD:輸出的正、負脈沖

答案:電路中的R、C555定時器構成的多諧振蕩器如下圖所示，其震蕩周期約為（）。

A:1.2(RA+RB)CB:0.7(RA+2RB)CC:(RA+2RB)CD:0.7(RA+RB)C

答案:0.7(RA+2RB)C下圖中電容C的充電時間常數和放電時間常數為（

）。

A:(RA+RB)C

RACB:RAC

RBCC:RAC

(RA+RB)CD:RBC

RAC

答案:RAC

RBC下圖所示電路的名稱是（

），觸發(fā)脈沖的寬度滿足（

）要求。

A:單穩(wěn)態(tài)觸發(fā)器，觸發(fā)脈沖的寬度小于暫穩(wěn)態(tài)時間B:施密特觸發(fā)器，觸發(fā)脈沖的寬度等于暫穩(wěn)態(tài)時間C:多諧振蕩器，觸發(fā)脈沖的寬度大于暫穩(wěn)態(tài)時間D:壓控振蕩器，觸發(fā)脈沖的寬度小于暫穩(wěn)態(tài)時間

答案:單穩(wěn)態(tài)觸發(fā)器，觸發(fā)脈沖的寬度小于暫穩(wěn)態(tài)時間

第七章單元測試

8位D/A轉換器當輸入數字量只有最高位為高電平時輸出電壓為5V，若只有最低位為高電平，則輸出電壓為（）mV，若輸入為10001000，則輸出電壓為（）V。

A:40mV2.66VB:40mv5.32VC:80mV2.66VD:20mV5.32V

答案:40mv5.32V已知被轉換信號的上限頻率為10KHZ，則A/D轉換器的采樣頻率至少應高于（），完成一次轉換所用的時間小于（）。

A:40KHZ80μSB:40KHZ50μSC:20KHZ50μSD:20KHZ60μS

答案:20KHZ50μS衡量A/D轉換器性能的主要性能指標是（）和（）。

A:轉換精度滿量程誤差B:轉換精度轉換時間C:轉換速度非線性失真D:分辨率非線性失真

答案:轉換精度轉換時間下列A/D轉換器中，轉換速度最快的是（）

A:并聯(lián)比較型B:逐次逼近型C:雙積分型D:計數反饋型

答案:并聯(lián)比較型有一個8位A/D轉換器，其參考電壓為5V則1LSB大約等于（）。

A:100mVB:20mVC:40mVD:200mV

答案:40mV下列（

）結構的ADC抗干擾能力最強.

A:雙積分型B:計數反饋型C:并聯(lián)比較型D:逐次逼近型

答案:雙積分型若10位的逐次漸進型A/D轉換器，取時鐘信號的頻率為1M