計(jì)算機(jī)組成原理第二版唐朔飛課后習(xí)題答案

第1章計(jì)算機(jī)系統(tǒng)概論

1.什么是計(jì)算機(jī)系統(tǒng)、計(jì)算機(jī)硬件和計(jì)算機(jī)軟件？硬件和軟件哪個(gè)更重要？

解:P3

計(jì)算機(jī)系統(tǒng)：由計(jì)算機(jī)硬件系統(tǒng)和軟件系統(tǒng)組成的綜合體。

計(jì)算機(jī)硬件：指計(jì)算機(jī)中的電子線路和物理裝置。

計(jì)算機(jī)軟件：計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。

硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。

2.如何理解計(jì)算機(jī)的層次結(jié)構(gòu)？

答：計(jì)算機(jī)硬件、系統(tǒng)軟件和應(yīng)用軟件構(gòu)成了計(jì)算機(jī)系統(tǒng)的三個(gè)層次結(jié)構(gòu)。

(1)硬件系統(tǒng)是最內(nèi)層的，它是整個(gè)計(jì)算機(jī)系統(tǒng)的基礎(chǔ)和核心。

(2)系統(tǒng)軟件在硬件之外，為用戶提供一個(gè)基本操作界而。

(3)應(yīng)用軟件在最外層，為用戶提供解決具體問(wèn)題的應(yīng)用系統(tǒng)界面。

通常將硬件系統(tǒng)之外的其余層稱為虛擬機(jī)。各層次之間關(guān)系密切，卜.層是下層的擴(kuò)展,

下層是上層的基礎(chǔ)，各層次的劃分不是絕對(duì)的，

3.說(shuō)明高級(jí)語(yǔ)言、匯編語(yǔ)言和機(jī)器語(yǔ)言的差別及其聯(lián)系。

答：機(jī)器語(yǔ)言是計(jì)算機(jī)硬件能夠直接識(shí)別的語(yǔ)言，匯編語(yǔ)言是機(jī)器語(yǔ)言的符號(hào)表示，

高級(jí)語(yǔ)言是面向算法的語(yǔ)言。高級(jí)語(yǔ)言編寫(xiě)的程序(源程序)處于最高層，必須糊譯

成匯編語(yǔ)言，再由匯編程序匯編成機(jī)器語(yǔ)言(目標(biāo)程序)之后才能被執(zhí)行。4.如何

理解計(jì)算機(jī)組成和計(jì)算機(jī)體系結(jié)構(gòu)？

答：計(jì)算機(jī)體系結(jié)構(gòu)是指那些能夠被程序員所見(jiàn)到的計(jì)算機(jī)系統(tǒng)的屬性，如指令系統(tǒng)、

數(shù)據(jù)類型、尋址技術(shù)組成及I/O機(jī)理等。計(jì)算機(jī)組成是指如何實(shí)現(xiàn)計(jì)算機(jī)體系結(jié)構(gòu)所

體現(xiàn)的屬性，包含對(duì)程序員透明的硬件細(xì)節(jié)，如組成計(jì)算機(jī)系統(tǒng)的各個(gè)功能部件的結(jié)

構(gòu)和功能，及相互連接方法等。

5.馮?諾依曼計(jì)算機(jī)的特點(diǎn)是什么？

解：馮?諾依曼計(jì)算機(jī)的特點(diǎn)是：P8

?計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成；

?指令和數(shù)據(jù)以同同等地位存放于存儲(chǔ)器內(nèi)，并可以按地址訪問(wèn)；

?指令和數(shù)據(jù)均用二進(jìn)制表示；

?指令由操作碼、地址碼兩大部分組成，操作碼用來(lái)表示操作的性質(zhì)，地

址碼用來(lái)表示操作數(shù)在存儲(chǔ)器中的位置；

?指令在存儲(chǔ)器中順序存放，通常自動(dòng)順序取出執(zhí)行；

?機(jī)器以運(yùn)算器為中心（原始馮?諾依曼機(jī)）。

6.畫(huà)出計(jì)算機(jī)硬件組成框圖，說(shuō)明各部件的作用及計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)。

答：計(jì)算機(jī)硬件組成框圖如下：控制器

運(yùn)算器存儲(chǔ)器接口接口

CPU輸入設(shè)備輸出設(shè)備

主機(jī)外設(shè)

各部件的作用如下：

控制器：整機(jī)的指揮中心，它使計(jì)算機(jī)的各個(gè)部件自動(dòng)協(xié)調(diào)工作。

運(yùn)算器：對(duì)數(shù)據(jù)信息進(jìn)行處理的部件，用來(lái)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算。

存儲(chǔ)器：存放程序和數(shù)據(jù)，是計(jì)算機(jī)實(shí)現(xiàn)"存儲(chǔ)程序控制”的基礎(chǔ)“

輸入設(shè)備：將人們熟悉的信息形式轉(zhuǎn)換成計(jì)算機(jī)可以接受并識(shí)別的信息形式的設(shè)備,

輸出設(shè)備：將計(jì)算機(jī)處理的結(jié)果（二進(jìn)制信息、）轉(zhuǎn)換成人類或其它設(shè)備可以接收和

識(shí)別的信息形式的設(shè)備,

計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)有：

機(jī)器字長(zhǎng)：指CPU一次能處理的數(shù)據(jù)的位數(shù)。通常與CPU的寄存器的位數(shù)有關(guān)，

字長(zhǎng)越長(zhǎng)，數(shù)的表示范圍越大，精度也越高。機(jī)器字長(zhǎng)也會(huì)影響計(jì)算機(jī)的運(yùn)算速度。

數(shù)據(jù)通路寬度：數(shù)據(jù)總線一次能并行傳送的數(shù)據(jù)位數(shù)，

存儲(chǔ)容量：指能存儲(chǔ)信息的最大容量，通常以字節(jié)來(lái)衡鼠。一般包含主存容量和輔存

容量。

運(yùn)算速度：通常用MIPS（每秒百萬(wàn)條指令）、MFLOPS（每秒百萬(wàn)次浮點(diǎn)運(yùn)算）或

CPI（執(zhí)行一條指令所需的時(shí)鐘周期數(shù)）來(lái)衡量。CPU執(zhí)行時(shí)間是指CPU對(duì)特定程序

的執(zhí)行時(shí)間。

主頻：機(jī)器內(nèi)部主時(shí)鐘的運(yùn)行頻率，是衡量機(jī)器速度的重要參數(shù)。

吞吐量：指流入、處理和流出系統(tǒng)的信息速率。它主要取決F主存的存取周期。

響應(yīng)時(shí)間：計(jì)算機(jī)系統(tǒng)對(duì)特定事件的響應(yīng)時(shí)間，如實(shí)時(shí)響應(yīng)外部中斷的時(shí)間等。

7.解釋下列概念：

主機(jī)、CPU、主存、存儲(chǔ)單元、存儲(chǔ)元件、存儲(chǔ)基元、存儲(chǔ)元、存儲(chǔ)字、存儲(chǔ)字長(zhǎng)、

存儲(chǔ)容量、機(jī)器字長(zhǎng)、指令字長(zhǎng)。

解:P9-10

主機(jī)：是計(jì)算機(jī)硬件的主體部分，由CPU和主存儲(chǔ)器MM合成為主機(jī)。

CPU:中央處理器，是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器和控制器組成；（早期的運(yùn)

算器和控制器不在同一芯片上，現(xiàn)在的CPU內(nèi)除含有運(yùn)算器和控制器外還集成r

CACHE）°

主存：計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲(chǔ)器，為計(jì)算機(jī)的主要工作存儲(chǔ)器，

可隨機(jī)存??；由存儲(chǔ)體、各種邏輯部件及控制電路組成。

存儲(chǔ)單元：可存放一個(gè)機(jī)器字并具有特定存儲(chǔ)地址的存儲(chǔ)單位。

存儲(chǔ)元件：存儲(chǔ)一位二進(jìn)制信息的物理元件，是存儲(chǔ)器中最小的存儲(chǔ)單位，又叫存儲(chǔ)

基元或存儲(chǔ)元，不能單獨(dú)存取。

存儲(chǔ)字：?個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的邏輯單位。

存儲(chǔ)字長(zhǎng)：一個(gè)存儲(chǔ)單元所存儲(chǔ)的二進(jìn)制代碼的總位數(shù)。存儲(chǔ)容量：存儲(chǔ)器中可存

二進(jìn)制代碼的總量;（通常主、輔存容量分開(kāi)描述）。

機(jī)器字長(zhǎng)：指CPU一次能處理的二進(jìn)制數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。

指令字長(zhǎng)：機(jī)器指令中二進(jìn)制代碼的總位數(shù)。

8.解釋下列英文縮寫(xiě)的中文含義：

CPU、PC.IR.CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、

FLOPS

解：全面的回答應(yīng)分英文全稱、中文名、功能三部分°

CPU:CentralProcessingUnit,中央處理機(jī)（器），是計(jì)算機(jī)硬件的核心部件：主

要由運(yùn)算器和控制器組成。

PC：ProgramCounter,程序計(jì)數(shù)器，其功能是存放當(dāng)前欲執(zhí)行指令的地址，并可

自動(dòng)計(jì)數(shù)形成下一條指令地址。

IR：InstructionRegister,指令寄存器，其功能是存放當(dāng)前正在執(zhí)行的指令。CU：

ControlUnit,控制單元（部件），為控制器的核心部件，其功能是產(chǎn)生微操作命令

序列。

ALU：ArithmeticLogicUnit,算術(shù)邏輯運(yùn)算單元，為運(yùn)算器的核心部件，其功能是

進(jìn)行算術(shù)、邏輯運(yùn)算。

ACC：Accumulator,累加器，是運(yùn)算器中既能存放運(yùn)算前的操作數(shù)，又能存放達(dá)算

結(jié)果的寄存器。

MQ：Multiplier-QuotientRegister,乘商寄存器，乘法運(yùn)算時(shí)存放乘數(shù)、除法時(shí)存

放商的寄存器。

X:此字母沒(méi)有專指的縮寫(xiě)含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即

運(yùn)算器中工作寄存器之一，用來(lái)存放操作數(shù)；

MAR：MemoryAddressRegister,存儲(chǔ)器地址寄存器，在主存中用來(lái)存放欲訪問(wèn)

的存儲(chǔ)單元的地址。

MDR：MemoryDataRegister,存儲(chǔ)器數(shù)據(jù)緩沖寄存器，在主存中用來(lái)存放從某單

元讀出、或要寫(xiě)入某存儲(chǔ)單元的數(shù)據(jù)。

I/O：Input/Outputequipment,輸人/輸出設(shè)備，為輸人設(shè)備和輸出設(shè)備的總稱，

用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送。

MIPS：MillionInstructionPerSecond,每秒執(zhí)行百萬(wàn)條指令數(shù)，為計(jì)算機(jī)運(yùn)算速

度指標(biāo)的一種計(jì)量單位。

9.畫(huà)出主機(jī)框圖，分別以存數(shù)指令"STAM"和加法指令"ADDM"(M均為主存

地址)為例，在圖中按序標(biāo)出完成該指令(包括取指令階段)的信息流程(如T①)。

假設(shè)主存容量為256M*32位，在指令字長(zhǎng)、存儲(chǔ)字長(zhǎng)、機(jī)器字長(zhǎng)相等的條件下，指

出圖中各寄存器的位數(shù)。

解:主機(jī)框圖如P13圖1.11所示。

(1)STAM指令：PC-MAR,MAR-MM,MM-MDR,MDR-IR,

OP(IR)-CU,Ad(IR)-MAR,ACC-MDR,MAR->

MM,WR

(2)ADDM指令：PC-MAR,MAR—MM,MM—MDR,MDR—IR,

OP(IR)-CU,Ad(IR)->MAR,RD,MM-MDR,MDR-X,ADD,

ALU-ACC,ACC-MDR,WR

假設(shè)主存容量256M*32位，在指令字長(zhǎng)、存儲(chǔ)字長(zhǎng)、機(jī)器字長(zhǎng)相等的條件下，ACC、

X、IR、MDR寄存器均為32位，PC和MAR寄存器均為28位。

10.指令和數(shù)據(jù)都存于存儲(chǔ)器中，計(jì)算機(jī)如何區(qū)分它們？

解：計(jì)算機(jī)區(qū)分指令和數(shù)據(jù)有以下2種方法：

,通過(guò)不同的時(shí)間段來(lái)區(qū)分指令和數(shù)據(jù)，即在取指令階段(或取指微程序)取出的為

指令，在執(zhí)行指令階段(或相應(yīng)微程序)取出的即為數(shù)據(jù)。

?通過(guò)地址來(lái)源區(qū)分，由PC提供存儲(chǔ)單元地址的取出的是指令，由指令地址碼部分

提供存儲(chǔ)單元地址的取出的是操作數(shù).第2章計(jì)算機(jī)的發(fā)展及應(yīng)用

1.通常計(jì)算機(jī)的更新?lián)Q代以什么為依據(jù)？

答:P22

主要以組成計(jì)算機(jī)基本電路的元器件為依據(jù)，如電子管、品體管、集成電路等。

2.舉例說(shuō)明專用計(jì)算機(jī)和通用計(jì)算機(jī)的區(qū)別。

答：按照計(jì)算機(jī)的效率、速度、價(jià)格和運(yùn)行的經(jīng)濟(jì)性和實(shí)用性可以將計(jì)算機(jī)劃分為通

用計(jì)算機(jī)和專用計(jì)算機(jī)。通用計(jì)算機(jī)適應(yīng)性強(qiáng)，但犧牲了效率、速度和經(jīng)濟(jì)性，而專

用計(jì)算機(jī)是最有效、最經(jīng)濟(jì)和最快的計(jì)算機(jī)，但適應(yīng)性很差。例如個(gè)人電腦和計(jì)算器。

3.什么是摩爾定律？該定律是否永遠(yuǎn)生效？為什么？

答：P23,否，P36第3章系統(tǒng)總線

1.什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特

點(diǎn)？

答：P41.總線是一種能由多個(gè)部件分時(shí)共享的公共信息傳送線路。

總線傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只允許有一個(gè)部件向總線發(fā)送信息，但多個(gè)部件可以同

時(shí)從總線上接收相同的信息、。

為了減輕總線負(fù)載，總線上的部件應(yīng)通過(guò)三態(tài)驅(qū)動(dòng)緩沖電路與總線連通。

2.總線如何分類？什么是系統(tǒng)總線？系統(tǒng)總線乂分為幾類，它們各有何作用，是單向

的，還是雙向的，它們與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)、存儲(chǔ)單元有何關(guān)系？

答：按照連接部件的不同，總線可以分為片內(nèi)總線、系統(tǒng)總線和通信總線。

系統(tǒng)總線是連接CPU、主存、I/O各部件之間的信息傳輸線。

系統(tǒng)總線按照傳輸信息不同又分為地址線、數(shù)據(jù)線和控制線。地址線是單向的，其根

數(shù)越多，尋址空間越大，即CPU能訪問(wèn)的存儲(chǔ)單元的個(gè)數(shù)越多；數(shù)據(jù)線是雙向的，其

根數(shù)與存儲(chǔ)字長(zhǎng)相同，是機(jī)器字長(zhǎng)的整數(shù)倍。

3.常用的總線結(jié)構(gòu)有幾種？不同的總線結(jié)構(gòu)對(duì)計(jì)算機(jī)的性能有什么影響？舉例說(shuō)明。

答：略。見(jiàn)P52-55。

4.為什么要設(shè)置總線判優(yōu)控制？常見(jiàn)的集中式總線控制有幾種？各有何特點(diǎn)？哪種方

式響應(yīng)時(shí)間最快？哪種方式對(duì)電路故障最敏感？答：總線判優(yōu)控制解決多個(gè)部件同時(shí)

申請(qǐng)總線時(shí)的使用權(quán)分配問(wèn)題；

常見(jiàn)的集中式總線控制有三種：鏈?zhǔn)讲樵?、?jì)數(shù)器定時(shí)查詢、獨(dú)立請(qǐng)求；

特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡(jiǎn)單，易F擴(kuò)充，對(duì)電路故障最敏感；計(jì)數(shù)器定時(shí)查詢方式

優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線及控制過(guò)程較復(fù)雜；獨(dú)立請(qǐng)求方式速度最I(lǐng)夬,

但硬件器件用量大，連線多，成本較高C

5.解釋卜.列概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備（或主模塊）、總

線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通信控制。

答：P46。

總線寬度：通常指數(shù)據(jù)總線的根數(shù)；

總線帶寬：總線的數(shù)據(jù)傳輸率，指單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)；

總線復(fù)用：指同一條信號(hào)線可以分時(shí)傳輸不同的信號(hào)。

總線的主設(shè)備（主模塊）：指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；

總線的從設(shè)備（從模塊）：指一次總線傳輸期間，配合主設(shè)備完成數(shù)據(jù)傳輸?shù)脑O(shè)備

（模塊），它只能被動(dòng)接受主設(shè)備發(fā)來(lái)的命令；

總線的傳輸周期：指總線完成一次完整而可靠的傳輸所需時(shí)間；

總線的通信控制：指總線傳送過(guò)程中以方的時(shí)間配合方式。

6.試比較同步通信和異步通信。

答：同步通信：指由統(tǒng)一時(shí)鐘控制的通信，控制方式簡(jiǎn)單，靈活性差，當(dāng)系統(tǒng)中各部

件工作速度差異較大時(shí)，總線工作效率明顯下降。適合于速度差別不大的場(chǎng)合。

異步通信：指沒(méi)有統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較

同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線工作效

率。

7.畫(huà)圖說(shuō)明異步通信中請(qǐng)求與回答有哪幾種互鎖關(guān)系？

答:見(jiàn)P61-62,圖3.86。

8.為什么說(shuō)半同步通信同時(shí)保留了同步通信和異步通信的特點(diǎn)？

答：半同步通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制，又能像異步通信那樣允許傳輸

時(shí)間不一致，因此工作效率介于兩者之間。

9.分離式通訊有何特點(diǎn)，主要用于什么系統(tǒng)？

答：分離式通訊的特點(diǎn)是：（1）各模塊欲占用總線使用權(quán)都必須提出申請(qǐng)；（2〕在

得到總線使用權(quán)后，主模塊在先定的時(shí)間內(nèi)向?qū)Ψ絺魉托畔?，采用同步方式傳送，?/p>

再等待對(duì)方的回答信號(hào)；（3）各模塊在準(zhǔn)備數(shù)據(jù)的過(guò)程中都不占用總線，使總線可

接受其它模塊的請(qǐng)求；（4）總線被占用時(shí)都在做有效工作，或者通過(guò)它發(fā)送命令，

或者通過(guò)它傳送數(shù)據(jù)，不存在空閑等待時(shí)間，充分利用了總線的占用，從而實(shí)現(xiàn)了總

線在多個(gè)主、從模塊間進(jìn)行信息交叉重疊并行傳送。

分離式通訊主要用于大型計(jì)算機(jī)系統(tǒng)。

10.為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫plugand

play?哪些總線有這一特點(diǎn)？

答：總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問(wèn)題；

目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PQ等；

plugandplay：即插即用，EISA、PQ等具有此功能。

11.畫(huà)一個(gè)具有雙向傳輸功能的總線邏輯圖。

答：在總線的兩端分別配置三態(tài)門，就可以使總線具有雙向傳輸功能。

abooabiiabnn

a至bb至a

12.設(shè)數(shù)據(jù)總線上接有A、B、C、D四個(gè)寄存器，要求選用合適的74系列芯片，完

成下列邏輯設(shè)計(jì)：

（1）設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)D-A、D-B和D-C寄存器間的傳送；

(2)設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作：

TO時(shí)刻完成D-總線；

T1時(shí)刻完成總線-A;

T2時(shí)刻完成AT總線；

T3時(shí)刻完成總線一B。

解：(1)由T打開(kāi)三態(tài)門將D寄存器中的內(nèi)容送至總線bus,由cp脈沖同時(shí)將總

線上的數(shù)據(jù)打入到A、B、C寄存器中。T和cp的時(shí)間關(guān)系如圖(1)所示。cp床沖

ABC

總線bus

T三態(tài)門Tcp

D

圖(1)

(2)三態(tài)門1受TO+T1控制，以確保TO時(shí)刻D-總線，以及T1時(shí)刻總線一接收

門1-A。三態(tài)門2受T2+T3控制，以確保T2時(shí)刻A-總線，以及T3時(shí)刻總線1

接收門2-B。TO、Tl、T2、T3波形圖如圖(2)所示。

CPATO

TI接收門I二:態(tài)門2T2+T3T1T2BUST3

三態(tài)門IT0+T1接收門2T3

DB

圖⑵

13.什么是總線的數(shù)據(jù)傳輸率，它與哪些因素有關(guān)？

答：總線數(shù)據(jù)傳輸率即總線帶寬，指單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)，通常用每秒

傳輸信息的字節(jié)數(shù)來(lái)衡量。它與總線寬度和總線頻率有關(guān)，總線寬度越寬，頻率越快,

數(shù)據(jù)傳輸率越高。

14.設(shè)總線的時(shí)鐘頻率為8MHZ,一個(gè)總線周期等于一個(gè)時(shí)鐘周期。如果一個(gè)總線周

期中并行傳送16位數(shù)據(jù)，試問(wèn)總線的帶寬是多少？

解：由于：f=8MHz,T=l/f=l/8M秒，一個(gè)總線周期等于一個(gè)時(shí)鐘周期

所以：總線帶寬=16/(1/8M)=128Mbps

15.在一個(gè)32位的總線系統(tǒng)中，總線的時(shí)鐘頻率為66MH乙假設(shè)總線最短傳輸周期

為4個(gè)時(shí)鐘周期，試計(jì)算總線的最大數(shù)據(jù)傳輸率。若想提高數(shù)據(jù)傳輸率，可采取什么

措施？

解：總線傳輸周期=4*1/66M秒

總線的最大數(shù)據(jù)傳輸率=32/(4/66M)=528Mbps

若想提高數(shù)據(jù)傳輸率，可以提高總線時(shí)鐘頻率、增大總線寬度或者減少總線傳輸周期

包含的時(shí)鐘周期個(gè)數(shù)。

16.在異步串行傳送系統(tǒng)中，字符格式為：1個(gè)起始位、8個(gè)數(shù)據(jù)位、1個(gè)校驗(yàn)位、2

個(gè)終止位。若要求每秒傳送120個(gè)字符，試求傳送的波特率和比特率。

解:一幀包含:1+8+1+2=12位

故波特率為：(1+8+1+2)*120=1440bps比特率為：8*120=960bps存儲(chǔ)

器

1.解釋概念：主存、輔存、Cache、RAM、SRAM、DRAM、ROM、PROM、

、、

EPROMEEPROM.CDROMFlashMemoryo

答：主存：主存儲(chǔ)器，用于存放正在執(zhí)行的程序和數(shù)據(jù)。CPU可以直接進(jìn)行隨機(jī)讀寫(xiě),

訪問(wèn)速度較高。

輔存：輔助存儲(chǔ)器，用于存放當(dāng)前暫不執(zhí)行的程序和數(shù)據(jù)，以及一些需要永久保存的

信息。

Cache:高速緩沖存儲(chǔ)器，介于CPU和主存之間，用于解決CPU和主存之間速度不

匹配問(wèn)題。

RAM:半導(dǎo)體隨機(jī)存取存儲(chǔ)器，主要用作計(jì)算機(jī)中的主存。

SRAM:靜態(tài)半導(dǎo)體隨機(jī)存取存儲(chǔ)器。

DRAM:動(dòng)態(tài)半導(dǎo)體隨機(jī)存取存儲(chǔ)器。

ROM:掩膜式半導(dǎo)體只讀存儲(chǔ)器。由芯片制造商在制造時(shí)寫(xiě)入內(nèi)容，以后只能讀出而

不能寫(xiě)入。

PROM:可編程只讀存儲(chǔ)器，由用戶根據(jù)需要確定寫(xiě)入內(nèi)容，只能寫(xiě)入一次。

EPROM:紫外線擦寫(xiě)可編程只讀存儲(chǔ)器。需耍修改內(nèi)容時(shí)，現(xiàn)將其全部?jī)?nèi)容擦除，

然后再編程。擦除依靠紫外線使浮動(dòng)?xùn)艠O上的電荷泄露而實(shí)現(xiàn)。

EEPROM:電擦寫(xiě)可編程只讀存儲(chǔ)器。

CDROM:只讀型光盤。

FlashMemory:閃速存儲(chǔ)器?；蚍Q快擦型存儲(chǔ)器。

2.計(jì)算機(jī)中哪些部件可以用于存儲(chǔ)信息？按速度、容量和價(jià)格/位排序說(shuō)明。答：計(jì)

算機(jī)中寄存器、Cache,主存、硬盤可以用于存儲(chǔ)信息。

按速度由高至低排序?yàn)椋杭拇嫫?、Cache,主存、硬盤；

按容量由小至人排序?yàn)椋杭拇嫫?、Cache,主存、硬盤；

按價(jià)格/位由高至低排序?yàn)椋杭拇嫫?、Cache,主存、硬盤。

3.存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計(jì)算機(jī)如何管理這

些層次？

答：存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在Cache-主存和主存-輔存這兩個(gè)存儲(chǔ)層次上。

Cache■主存層次在存儲(chǔ)系統(tǒng)中主要對(duì)CPU訪存起加速作用，即從整體運(yùn)行的效果分

析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價(jià)卻接近于主存。

主存-輔存層次在存儲(chǔ)系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲(chǔ)

器其容量和位價(jià)接近于輔存，而速度接近于主存。

綜合上述兩個(gè)存儲(chǔ)層次的作用，從整個(gè)存儲(chǔ)系統(tǒng)來(lái)看，就達(dá)到了速度快、容最大、位

價(jià)低的優(yōu)化效果。

主存與CACHE之間的信息調(diào)度功能全部由硬件自動(dòng)完成。而主存與輔存層次的調(diào)度

目前廣泛采用虛擬存儲(chǔ)技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部分通過(guò)軟硬結(jié)合的技術(shù)組成

虛擬存儲(chǔ)器，程序員可使用這個(gè)比主存實(shí)際空間（物理地址空間）大得多的虛擬地址

空間（邏輯地址空間）編程，當(dāng)程序運(yùn)行時(shí)，再由軟、硬件自動(dòng)配介完成虛擬地址空

間與主存實(shí)際物理空間的轉(zhuǎn)換。因此，這兩個(gè)層次上的調(diào)度或轉(zhuǎn)換操作對(duì)于程序員來(lái)

說(shuō)都是透明的。

4.說(shuō)明存取周期和存取時(shí)間的區(qū)別。

解：存取周期和存取時(shí)間的主要區(qū)別是：存取時(shí)間僅為完成一次操作的時(shí)間，而存取

周期不僅包含操作時(shí)間，還包含操作后線路的恢復(fù)時(shí)間。即：

存取周期=存取時(shí)間+恢復(fù)時(shí)間

5.什么是存儲(chǔ)器的帶寬？若存儲(chǔ)器的數(shù)據(jù)總線寬度為32位，存取周期為200ns,則

存儲(chǔ)器的帶寬是多少？

解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。

存儲(chǔ)器帶寬=l/200nsx32位=160M位/秒=20MB/秒=5M字/秒

注意：字長(zhǎng)32位，不是16位。（注：lns=10s）

6.某機(jī)字長(zhǎng)為32位，其存儲(chǔ)容量是64KB,按字編址它的尋址范圍是多少？若主存以

字節(jié)編址，試畫(huà)出主存字地址和字節(jié)地址的分配情況,

解：存儲(chǔ)容量是64KB時(shí)，按字節(jié)編址的尋址范圍就是64K,

如按字編址，其尋址范圍為：64K/（32/8）=16K

字節(jié)地址字地址

()(X)5H(XK)()H()()(M)HO(M)1H

0002H0003H0004H0001H

0006H0007H0008H0002H

0009H

主存字地址和字節(jié)地址的分配情況：如圖

7.?個(gè)容量為16Kx32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列

不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？

1KX4位，2Kx8位，4Kx4位，16Kxi位，4Kx8位，8Kx8位

解：地址線和數(shù)據(jù)線的總和=14+32=46根；

選擇不同的芯片時(shí)，各需要的片數(shù)為：

1KX4:(16Kx32)/(1KX4)=16x8=128片

2Kx8:(16Kx32)/(2Kx8)=8x4=32片

4Kx4:(16Kx32)/(4Kx4)=4x8=32片

16Kxl：(16Kx32)/(16Kxl)=1x32=32片

4Kx8:(16Kx32)/(4Kx8)=4x4=16片

8Kx8:(16Kx32)/(8Kx8)=2x4=8片

8.試比較靜態(tài)RAM和動(dòng)態(tài)RAM。

答：略。(參看課件)

9.什么叫刷新？為什么要刷新？說(shuō)明刷新有幾種方法。

解：刷新：對(duì)DRAM定期進(jìn)行的全部重寫(xiě)過(guò)程；

刷新原因：因電容泄漏而引起的DRAM所存信息的衰減需要及時(shí)補(bǔ)充，因此安排r

定期刷新操作；

常用的刷新方法有三種：集中式、分散式、異步式。

集中式：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新，存在CPU訪存死時(shí)間。

分散式：在每個(gè)讀/寫(xiě)周期之后插入一個(gè)刷新周期，無(wú)CPU訪存死時(shí)間。

異步式：是集中式和分散式的折衷。

10.半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有兒種？

解：半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有兩種：線選法和重合法。

線選法：地址譯碼信號(hào)只選中同一個(gè)字的所有位，結(jié)構(gòu)簡(jiǎn)單，費(fèi)器材；

重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點(diǎn)即為所選單元。這種方法

通過(guò)行、列譯碼信號(hào)的重合來(lái)選址，也稱矩陣譯碼?？纱蟠蠊?jié)省器材用量，是最常用

的譯碼驅(qū)動(dòng)方式。

11.一個(gè)8KX8位的動(dòng)態(tài)RAM芯片，其內(nèi)部結(jié)構(gòu)排列成256x256形式，存取周期為

0.1MSO試問(wèn)采用集中刷新、分散刷新和異步刷新三種方式的刷新間隔各為多少？

解：采用分散刷新方式刷新間隔為:2ms,其中刷新死時(shí)間為：256xO.l"=25.68采

用分散刷新方式刷新間隔為：256x（O.IIJS+XO.IJJS）=51.2”采用異步刷新方式刷

新間隔為:2ms

12.畫(huà)出用1024x4位的存儲(chǔ)芯片組成一個(gè)容量為64Kx8位的存儲(chǔ)器邏輯框圖。要求

將64K分成4個(gè)頁(yè)面，每個(gè)頁(yè)面分16組，指出共需多少片存儲(chǔ)芯片。

解：設(shè)采用SRAM芯片，則：

總片數(shù)二（64Kx8位）/（1024x4位）=64x2=128片題意分析：本題設(shè)計(jì)的

存儲(chǔ)器結(jié)構(gòu)上分為總體、頁(yè)面、組三級(jí)，因此畫(huà)圖時(shí)也應(yīng)分三級(jí)畫(huà)。首先應(yīng)確定各級(jí)

的容易：

頁(yè)面容量=總?cè)萘?頁(yè)面數(shù)=64KX8/4=16Kx8位，4片16Kx8字串聯(lián)成

64Kx8位

組容量二頁(yè)面容量/組數(shù)=16Kx8位/16=1KX8位，16片1KX8位字串聯(lián)成

16Kx8位

組內(nèi)片數(shù)=組容量/片容量=1KX8位/1KX4位;2片，兩片1KX4位芯片位并聯(lián)

成1KX8位

存儲(chǔ)器邏輯框圖：(略)。

13.設(shè)有一個(gè)64Kx8位的RAM芯片，試問(wèn)該芯片共有多少個(gè)基本單元電路(簡(jiǎn)稱存

儲(chǔ)基元)？欲設(shè)計(jì)一種具有上述同樣多存儲(chǔ)基元的芯片，要求對(duì)芯片字長(zhǎng)的選擇應(yīng)滿

足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說(shuō)明有幾種

解答。

解：存儲(chǔ)基元總數(shù)=64KX8位=512K位=2位；

19思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡最把存儲(chǔ)元安排在字向，因?yàn)榈刂?/p>

位數(shù)和字?jǐn)?shù)成2的幕的關(guān)系，可較好地壓縮線數(shù)。

設(shè)地址線根數(shù)為a,數(shù)據(jù)線根數(shù)為b,則片容量為：2xb=2；b=2；

al919-a若a=19,b=L總和=19+1=20;

a=18,b=2,總和=18+2=20;

a=17,b=4,總和=17+4=21;

a=16,b=8,總和=16+8=24;........

由上可看出：芯片字?jǐn)?shù)越少，芯片字長(zhǎng)越長(zhǎng)，引腳數(shù)越多。芯片字?jǐn)?shù)減1、芯片位數(shù)

均按2的鬲變化。

結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地

址線=19根，數(shù)據(jù)線=1根；或地址線=18根，數(shù)據(jù)線=2根。

14.某8位微型機(jī)地址碼為18位，若使用4Kx4位的RAM芯片組成模塊板結(jié)構(gòu)的存

儲(chǔ)器，試問(wèn)：

(1)該機(jī)所允許的最大主存空間是多少？

(2)若每個(gè)模塊板為32Kx8位，共需幾個(gè)模塊板？

(3)每個(gè)模塊板內(nèi)共有幾片RAM芯片？

(4)共有多少片RAM"

(5)CPU如何選擇各模塊板？

解：⑴該機(jī)所允許的最大主存空間是：2x8位二256Kx8位=256KBis(2)

模塊板總數(shù)=256Kx8/32Kx8=8塊

(3)板內(nèi)片數(shù)=32Kx8位/4Kx4位=8x2=16片

(4)總片數(shù)=16片x8=128片

(5)CPU通過(guò)最高3位地址譯碼輸出選擇模板，次高3位地址譯碼輸出選擇芯片。

地址格式分配如下：

模板號(hào)(3位)芯片號(hào)(3位)片內(nèi)地址(12位)

15.設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ(低電平有效)作訪

存控制信號(hào)，R/W作讀寫(xiě)命令信號(hào)(高電平為讀，低電平為寫(xiě))?，F(xiàn)有下列存儲(chǔ)芯片:

ROM(2Kx8位，4Kx4位，8Kx8位)，RAM(1KX4位，2Kx8位,4Kx8位)，

及74138譯碼器和其他門電路(門電路自定)。試從上述規(guī)格中選用介適芯片，畫(huà)出

CPU和存儲(chǔ)芯片的連接圖。要求：

(1)最小4K地址為系統(tǒng)程序區(qū)，4096~16383地址范圍為用戶程序區(qū)。

(2)指出選用的存儲(chǔ)芯片類型及數(shù)量。

(3)詳細(xì)畫(huà)出片選邏輯.

解：(1)地址空間分配圖：

系統(tǒng)程序區(qū)(ROM共4KB):OOOOH-OFFFH用戶程序區(qū)(RAM共

12KB):1OOOH-3FFFH(2)選片:ROM:選擇4Kx4位芯片2片，位并聯(lián)

RAM:選擇4Kx8位芯片3片，字串聯(lián)(RAMI地址范圍為:1000H-

1FFFH,RAM2地址范圍為2000H-2FFFH,RAM3地址范圍為:3000H-3FFFH)

(3)各芯片二進(jìn)制地址分配如下：

1,20000011111111111A1A1A1A1A1A1AAAAAAAAAA

5432109876543210ROMO000000000000000RAM00010

0000000000010001111111111111RAM001000000000

0000RAM001100000000000020010111111111111300

11111111111111

CPU和存儲(chǔ)器連接邏輯圖及片選邏輯如下圖(3)所示:

A0......................Y?

GIMREQG2A

G2BY5AI574I38Y2AI4AYIAI3BYO

AI2C

All...

CPUPIXPKCKJROM1ROM2RAM1RAM2RAM3<>M)ERAV<SICW(SRAVCT;

D0???D31M???

圖(3)

16.CPU假設(shè)同上題，現(xiàn)有8片8Kx8位的RAM芯片與CPU相連，試回答：

(1)用74138譯碼器畫(huà)出CPU與存儲(chǔ)芯片的連接圖；

(2)寫(xiě)出每片RAM的地址范圍；

(3)如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫(xiě)入數(shù)據(jù)后，以A000H為起始地址的存儲(chǔ)芯

片都有與其相同的數(shù)據(jù)，分析故障原因。

(4)根據(jù)(1)的連接圖，若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上，將

出現(xiàn)什么后果？

解：（1）CPU與存儲(chǔ)器芯片連接邏輯圖：川

AOCilY?

G2A.

..MREQ74138

G2BY2

AI5/VYI

AI4BY0

CPUWEWBWK

RAM0RAM1RAM7

cscscs

DO.

..D7

R.W

(2)地址空間分配圖：

RAMO:0000H——1FFFHRAMI:2000H——3FFFHRAM2:

4000H——5FFFHRAM3:6000H——7FFFHRAM4:8000H——

9FFFHRAM5:A000H——BFFFHRAM6:COOOH——DFFFH

RAM7:EOOOH——FFFFH

(3)如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫(xiě)入數(shù)據(jù)后，以A000H為起始地址的存儲(chǔ)芯

片(RAM5)都有與其相同的數(shù)據(jù)，則根本的故隙原因?yàn)椋涸摯鎯?chǔ)芯片的片選輸入端很

可能總是處于低電假設(shè)芯片與譯碼器本身都是好的，可能的情況有：

1）該片的CS端與WE端錯(cuò)連或短路；

2）該片的CS端與CPU的MREQ端錯(cuò)連或短路；

3）該片的cs端與地線錯(cuò)連或短路。

（4）如果地址線A13與CPU斷線，并搭接到高電平上，將會(huì)出現(xiàn)A13恒為'T的

情況。此時(shí)存儲(chǔ)器只能尋址A13=l的地址空間（奇數(shù)片），A13=0的另一半地址空間

（偶數(shù)片）將永遠(yuǎn)訪問(wèn)不到。若對(duì)A13=0的地址空間（偶數(shù)片）進(jìn)行訪問(wèn)，只能錯(cuò)

誤地訪問(wèn)到A13=l的對(duì)應(yīng)空間（奇數(shù)片）中去。

17.寫(xiě)出lioo、HOI.mo.iin對(duì)應(yīng)的漢明碼。

解：有效信息均為n=4位，假設(shè)有效信息用b4b3b2bl表示

校驗(yàn)位位數(shù)k=3位，（2>=n+k+l）

k設(shè)校驗(yàn)位分別為cl、c2、c3,則漢明碼共4+3=7位,即：clc2b4c3b3b2bl校驗(yàn)

位在漢明碼中分別處于第1、2、4位

cl=b4?b30blc2=b4十b2十blc3=b3十b2十bl

當(dāng)有效信息為1100時(shí),c3c2cl=110,漢明碼為0111100

當(dāng)有效信息為1101時(shí)，c3c2cl=001,漢明碼為1010101.

當(dāng)有效信息為1110時(shí),c3c2c1=000,漢明碼為0010110.

當(dāng)有效信息為1111時(shí)，c3c2cl=111，漢明碼為1111111.

18.已知收至U的漢明碼（按配偶原則配置）為1100100.1100111.1100000.

1100001,檢查上述代碼是否陽(yáng)錯(cuò)？第幾位出錯(cuò)？

解：假設(shè)接收到的漢明碼為：cl'c2'b4'c3zb3'b2'bl'

糾錯(cuò)過(guò)程如下：Pl=cr十b4'十b3'十bl'

P2=c2#十b4'十b2'十bl'

P3=c3'十b3'十b2'十bl'

如果收到的漢明碼為1100100,貝!Ip3P2Pl=011,說(shuō)明代碼有錯(cuò)，第3位（b4'）

出錯(cuò),有效信息為：1100

如果收到的漢明碼為1100111,則p3P2Pl=111,說(shuō)明代碼有錯(cuò),第7位（bl'）

出錯(cuò)，有效信息為:0110

如果收到的漢明碼為1100000,則p3P2P1=110,說(shuō)明代碼有錯(cuò),第6位（b2'）

出錯(cuò)，有效信息為：0010

如果收到的漢明碼為1100001,則p3P2P1=001,說(shuō)明代碼有錯(cuò)，第1位（cT）

出錯(cuò)，有效信息為:0001

19.已經(jīng)接收到下列漢明碼，分別寫(xiě)出它們所對(duì)應(yīng)的欲傳送代碼。

(1)1100000（按偶性配置）

(2)1100010（按偶性配置）

(3)1101001（按偶性配置）

(4)0011001（按奇性配置）

(5)1000000（按奇性配置）

(6)1110001（按奇性配置）

解：（一）假設(shè)接收到的漢明碼為Cl'C2'B4'C3'B3'B2'B1',按偶性配置

則：

Pl=cr十B4'十B3'?Bl'P2=C2'十B4'十B2'十B1'

P3=C3Z十B3'十Bl'

(1)如接收到的漢明碼為1100000,

PI=I?O?OEO=IP2=ieo?o?o=iP3=o?o?o=o

P3P2Pl=011,第3位已錯(cuò)，可糾正為1110000,故欲傳送的信息為1000。

(2)如接收到的漢明碼為1100010,

Pl=l?0?000=lP2=l十0十1十0=0P3=0?0?0=0

P3P2Pl=001,第1位口錯(cuò)，可糾正為0100010,故欲傳送的信息為0010。

(3)如接收到的漢明碼為1101001,

Pl=le0e0el=0P2=l十0十。十1=0P3=l?0el=0

P3P2P1=000,傳送無(wú)錯(cuò)，故欲傳送的信息為0001。

(二)假設(shè)接收到的漢明碼為crC2'B4'C3'B3'B2'Bl',按奇性配置則：

Pl=cr十B4'十B3'eBr?1P2=C2/十B4'十B2'十Bl'?1

P3=C3,十B3'十Bl'el(4)如接收到的漢明碼為0011001,

Pl=0十1十0十1十1=1P2=0十1十0十1十1=1P3=l十0十1十1=1

P3P2Pl=111,第7位已錯(cuò)，可糾正為0011000,故欲傳送的信息為1000。

(5)如接收到的漢明碼為1000000,

PI=I?O?O?O?I=OP2=o?i?o?oei=oP3=oeo?o?i=i

P3P2Pl=100,第4位B錯(cuò)，可糾正為1001000,故欲傳送的信息為0000。

(6)如接收到的漢明碼為1110001,

Pl=l十1十0十1十1=0P2=l十1十。十1十1=0P3=0十0十1十1=0

P3P2Pl=000,傳送無(wú)錯(cuò)，故欲傳送的信息為1001。

20.欲傳送的二進(jìn)制代碼為1001101,用奇校驗(yàn)來(lái)確定其對(duì)應(yīng)的漢明碼，若在第6位

出錯(cuò)，說(shuō)明糾錯(cuò)過(guò)程。

解：欲傳送的二進(jìn)制代碼為1001101,有效信息位數(shù)為n=7位，則漢明校驗(yàn)的校驗(yàn)

位為k位，貝I」：2k>=n+k+1,k=4,進(jìn)行奇校驗(yàn)設(shè)校驗(yàn)位為C1C2c3c4,漢明瑪為

C1C2B7C3B6B5B4C4B3B2B1,

Cl=1十B7十B6十B4十B3十Bl=1十leO十1十1十1=1

C2=l?B7?B50B4?B2?Bl=lel?0?le0el=0

C3=l?B6eB5eB4=le0e0?l=0C4=l十B3十B2十Bl=l十1十0十1=1

故傳送的漢明碼為1010001110L若第6位(B5)出錯(cuò)，即接收的碼字為

10100111101,則

P1=1?C1,十B7'十B6'十B4'十B3'十B1'=1十1十1十。十1十1十1=0

P2=1eC2'十B7'十B5'十B4'十B2'十Bl'=100?1?1?1?0?1=1

P3=1?C3,十B6'十B5'十B4'二1十0十0十1十1=1

P4=1?C4,十B3'?B2'十B1'=1?1?1?0?1=0

P4P3P2Pl=0110說(shuō)明第6位出錯(cuò)，對(duì)第6位取反即完成糾錯(cuò)。

21.為什么在漢明碼糾錯(cuò)過(guò)程中，新的檢測(cè)位P4P2P1的狀態(tài)即指出了編碼中錯(cuò)誤的

信息位?

答：漢明碼屬于分組奇偶校驗(yàn)，P4P2Pl=000,說(shuō)明接收方生成的校驗(yàn)位和收到的校

驗(yàn)位相同，否則不同說(shuō)明出錯(cuò)。由于分組時(shí)校驗(yàn)位只參加一組奇偶校驗(yàn)，有效信息參

加至少兩組奇偶校驗(yàn)，若果校驗(yàn)位出錯(cuò)，P4P2Pl的某一位將為1,剛好對(duì)應(yīng)位號(hào)4、

2、1;若果有效信息出錯(cuò)，將引起P4P2Pl中至少兩位為1,如B1出錯(cuò)，將使P4Pl

均為L(zhǎng)P2=0,P4P2P1=101,

22.某機(jī)字長(zhǎng)16位，常規(guī)的存儲(chǔ)空間為64K字，若想不改用其他高速的存儲(chǔ)芯片，

而使訪存速度提高到8倍，可采取什么措施？畫(huà)圖說(shuō)明。

解：若想不改用高速存儲(chǔ)芯片，而使訪存速度提高到8倍，可采取八體交叉存取技術(shù),

8體交叉訪問(wèn)時(shí)序如下圖：

口動(dòng)〃儲(chǔ)體4口動(dòng)”儲(chǔ)體0門動(dòng)〃健體I口助〃鐳體2c動(dòng)存儲(chǔ)體3后動(dòng)6篇體5口動(dòng)〃儲(chǔ)體6口動(dòng)存儲(chǔ)體7單體訪存周期

23.設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作為訪問(wèn)存儲(chǔ)器或I/OM/IO的控制信

號(hào)（高電平為訪存，低電平為訪I/O）,（低電平有效）為寫(xiě)命令，

WRRD（低電平有效）為讀命令。設(shè)計(jì)一個(gè)容最為64KB的采用低位交叉編址的8

AiA0

…CERAM

OTWE

體并行結(jié)構(gòu)存儲(chǔ)器?，F(xiàn)有下圖所示的存儲(chǔ)器芯片和138譯碼器。

DnDO

畫(huà)出CPU和存儲(chǔ)器芯片（芯片容量自定）的連接圖，并寫(xiě)出圖中每個(gè)存儲(chǔ)芯片的地址

范圍（用十六進(jìn)制數(shù)表示）。

解：8體低位交叉并行存儲(chǔ)器的每個(gè)存儲(chǔ)體容最為64KB/8=8KB,因此應(yīng)選擇

8KBRAM芯片，芯片地址線12根（A0-A12）,數(shù)據(jù)線8根（D0-D7）,用138譯

碼器進(jìn)行存儲(chǔ)體的選擇,，設(shè)計(jì)如下：。

Y7

GI.

..G2A74I38

?G2BQYIMRFQoYIAOAQYIAIBQ

YO

A2C....AI5

AOAI2A0AIZAOAI2A0AI2A0AI2

CECECECECERAMOR/XM1RAM2RAM3???RAM7

Ot-WbOEWEOEWEObWEOEWBCPUDOD7IXID洶D洶D7MD7

DO

(

WR?…

RD

24.一個(gè)4體低位交叉的存儲(chǔ)器，假設(shè)存儲(chǔ)周期為T,CPU每隔1/4存取周期總動(dòng)一

個(gè)存儲(chǔ)體，試問(wèn)依次訪問(wèn)64個(gè)字需多少個(gè)存取周期？

解：4體低位交叉的存儲(chǔ)器的總線傳輸周期為T,T=T/4,依次訪問(wèn)64個(gè)字所需時(shí)間

為：t=T+(64-l)T=T+63T/4=16.75T

25.什么是"程序訪問(wèn)的局部性"？存儲(chǔ)系統(tǒng)中哪一級(jí)采用了程序訪問(wèn)的局部性原理？

答：程序運(yùn)行的局部性原理指：在一小段時(shí)間內(nèi)，最近被訪問(wèn)過(guò)的程序和數(shù)據(jù)很可能

再次被訪問(wèn)；在空間上，這些被訪問(wèn)的程序和數(shù)據(jù)往往集中在一小片存儲(chǔ)區(qū)；在訪問(wèn)

順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大(大約5:1)。存儲(chǔ)系統(tǒng)中Cache?主存層

次和主存-輔存層次均采用了程序訪問(wèn)的局部性原理。

26.計(jì)算機(jī)中設(shè)置Cache的作用是什么？能否將Cache的容量擴(kuò)大，最后取代主存，

為什么？

答：計(jì)算機(jī)中設(shè)置Cache的作用是解決CPU和主存速度不匹配問(wèn)題

不能將Cache的容量擴(kuò)大取代主存，原因是：(1)Cache容量越大成本越高，難以滿

足人們追求低價(jià)格的要求；(2)如果取消主存，當(dāng)CPU訪問(wèn)Cache失敗時(shí)，需要將

輔存的內(nèi)容調(diào)入Cache再由CPU訪問(wèn)，造成CPU等待時(shí)間太長(zhǎng)，損失更大。

27.Cache做在CPU芯片內(nèi)有什么好處？將指令Cache和數(shù)據(jù)Cache分開(kāi)又有什么

好處？

答：Cache做在CPU芯片內(nèi)主要有下面幾個(gè)好處：

(1)可提高外部總線的利用率。因?yàn)镃ache在CPU芯片內(nèi)，CPU訪問(wèn)Cache時(shí)不

必占用外部總線C

(2)Cache不占用外部總線就意味著外部總線可更多地支持I/O設(shè)備與主存的信息

傳輸，增強(qiáng)了系統(tǒng)的整體效率。

(3)可提高存取速度。因?yàn)镃ache與CPU之間的數(shù)據(jù)通路大大縮短,故存取速度得

以提高。

將指令Cache和數(shù)據(jù)Cache分開(kāi)有如下好處：

1)可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成。

2)指令Cache可用ROM實(shí)現(xiàn)，以提高指令存取的可靠性。

3)數(shù)據(jù)Cache對(duì)不同數(shù)據(jù)類型的支持更為靈活，既可支持整數(shù)(例32位)，也可

支持浮點(diǎn)數(shù)據(jù)(如64位)。補(bǔ)充：

Cache結(jié)構(gòu)改進(jìn)的第三個(gè)措施是分級(jí)實(shí)現(xiàn)，如二級(jí)緩存結(jié)構(gòu)，即在片內(nèi)Cache(L1)

和主存之間再設(shè)一個(gè)片外Cache(L2),片外緩存既可以彌補(bǔ)片內(nèi)緩存容量不夠大的

缺點(diǎn)，又可在主存與片內(nèi)緩存間起到平滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)出速

度。

28.設(shè)主存容量為256K字，Cache容量為2K字，塊長(zhǎng)為4。

(1)設(shè)計(jì)Cache地址格式，Cache中可裝入多少塊數(shù)據(jù)？

（2）在直接映射方式下，設(shè)計(jì)主存地址格式。

（3）在四路組相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。

（4）在全相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。

（5）若存儲(chǔ)字長(zhǎng)為32位，存儲(chǔ)器按字節(jié)尋址，寫(xiě)出上述三種映射方式下主存的地址

格式。

解：⑴Cache容最為2K字，塊長(zhǎng)為4,Cache共有2K/4=2/2=2=512ii29塊，

Cache字地址9位，字塊內(nèi)地址為2位

因此，Cache地址格式設(shè)計(jì)如下：

Cache字塊地址（9位）字塊內(nèi)地址（2

位）

（2）主存容量為256K字=2字，主存地址共18位，共分256K/4=2塊，

1816主存字塊標(biāo)記為18-9-2=7位。

直接映射方式下主存地址格式如下：主存字塊標(biāo)記（7位）Cache字塊地址（9

位）字塊內(nèi)地址（2

位）

（3）根據(jù)四路組相聯(lián)的條件，一組內(nèi)共有4塊，得Cache共分為512/4=128=2

組，

7主存字塊標(biāo)記為18-7-2=9位，主存地址格式設(shè)計(jì)如下：

主存字塊標(biāo)記（9位）組地址（7位）字塊內(nèi)地址［2位）

（4）在全相聯(lián)映射方式下，主存字塊標(biāo)記為18-2=16位，其地址格式如下：

主存字塊標(biāo)記（16位）字塊內(nèi)地址（2

位）

（5）若存儲(chǔ)字長(zhǎng)為32位，存儲(chǔ)器按字節(jié)尋址，則主存容量為256K*32/4=2B,

2iCache容量為2K*32/4=2B,塊長(zhǎng)為4*32/4=32B=2B,字塊內(nèi)地

145址為5位,

在直接映射方式下，主存字塊標(biāo)記為21-9-5=7位，主存地址格式為：

主存字塊標(biāo)記（7位）Cache字塊地址（9位）字塊內(nèi)地址（5

位）

在四路組相聯(lián)映射方式下，主存字塊標(biāo)記為21-7-5=9位，主存地址格

式為：

主存字塊標(biāo)記（9位）組地址（7位）字塊內(nèi)地址［5位）

在全相聯(lián)映射方式"主存字塊標(biāo)記為21-5=16位，主存地址格式為：主存字塊標(biāo)

記（16位）字塊內(nèi)地址（5

位）

29.假設(shè)CPU執(zhí)行某段程序時(shí)共訪問(wèn)Cache命中4800次，訪問(wèn)主存200次，已知

Cache的存取周期為30ns,主存的存取周期為150ns,求Cache的命中率以及

Cache?主存系統(tǒng)的平均訪問(wèn)時(shí)間和效率，試問(wèn)該系統(tǒng)的性能提高了多少倍？

解：Cache被訪問(wèn)命中率為：4800/（4800+200）=24/25=96%

則Cache■主存系統(tǒng)的平均訪問(wèn)時(shí)間為：

t=0.96*30ns+（l-0.96）*150ns=34.8ns

aCache-主存系統(tǒng)的訪問(wèn)效率為：e=t/t*100%=30/34.8*100%=86.2%ca性能為原來(lái)

的150ns/34.8ns=4.31倍，即提高T3.31倍。

30.一個(gè)組相連映射的CACHE由64塊組成，每組內(nèi)包含4塊。主存包含4096夬

每塊由128字組成，訪存地址為字地址。試問(wèn)主存和高速存儲(chǔ)器的地址各為幾位？畫(huà)

出主存地址格式。

解:cache組數(shù)：64/4=16,Cache容量為:64*128=2字，cache地址1313位主

存共分4096/16=256區(qū)，每區(qū)16塊

主存容量為：4096*128=2字，主存地址19位，地址格式如下：

19主存字塊標(biāo)記（8組地址（4位）字塊內(nèi)地址（7位）

位）

31.設(shè)主存容最為1MB,采用直接映射方式的Cache容易為16KB,塊長(zhǎng)為4,每字

32位。試問(wèn)主存地址為ABCDEH的存儲(chǔ)單元在Cache中的什么位置？

解：主存和Cache按字節(jié)編址，

Cache容量16KB=2B,地址共格式為14位，分為16KB/（4*32/8B）=2i4io塊，每塊

4*32/8=16B=2B,Cache地址格式為：

（ache字塊地址（10位）字塊內(nèi)地址（4位）

主存容量1MB=2B,地址共格式為20位，分為lMB/（4*32/8B）=2塊，2016每塊2B,

采用直接映射方式，主存字塊標(biāo)i己為20-14=6位，主存地址格式為：

4主存字塊標(biāo)記（6位）Cache字塊地址（10（i）零塊內(nèi)地址（4

位）

主存地址為ABCDEH=10101011110011011110B,主存字塊標(biāo)記為101010,

Cache字塊地址為1111001101,字塊內(nèi)地址為1110,故該主存單元應(yīng)映射到

Cache的101010塊的第1110字節(jié),即第42塊第14字節(jié)位置°或者在Cache的

第11110011011110=3CDEH字節(jié)位置。

32.設(shè)某機(jī)主存容量為4MB,Cache容量為16KB,每字塊有8個(gè)字，每字32位,

設(shè)計(jì)一個(gè)四路組相聯(lián)映射（即Cache每組內(nèi)共有4個(gè)字塊）的Cache組織。

（1）畫(huà)出主存地址字段中各段的位數(shù)。

（2）設(shè)Cache的初態(tài)為空，CPU依次從主存第0,1,2,89號(hào)單元讀出90個(gè)

字（主存一次讀出一個(gè)字），并重復(fù)按此次序讀8次，問(wèn)命中率是多少？（3）若

Cache的速度是主存的6倍，試問(wèn)有Cache和無(wú)Cache相比，速度約提高多少倍？

解：（1）根據(jù)每字塊有8個(gè)字，每字32位（4字節(jié)），得出主存地址字段中字決內(nèi)

地址為3+2=5位。

根據(jù)Cache容量為16KB=2B,字塊大小為8*32/8=32=2B,得Caches地址

共14位，Cache共有2=2塊。

14-59根據(jù)四路組相聯(lián)決射，Cache共分為2/2=2組。

927根據(jù)主存容量為4MB=2B,得主存地址共22位，主存字塊標(biāo)記為2222-7-5=10

位，故主存地址格式為：

主存字塊標(biāo)記（10位）組地址（7位）字塊內(nèi)地址（5

位）

（2）由于每個(gè)字塊中有8個(gè)字，而且初態(tài)為空，因此CPU讀第。號(hào)單元時(shí)，未命卬,

必須訪問(wèn)主存，同時(shí)將該字所在的主存塊調(diào)入Cache第0組中的任一塊內(nèi)，接著

CPU讀第1?7號(hào)單元時(shí)均命中。同理，CPU讀第8,16,88號(hào)時(shí)均未命中。可

見(jiàn)，CPU在連續(xù)讀90個(gè)字中共有12次未命中，而后8次循環(huán)讀90個(gè)字全部命中，

命中率為：

90x8-12

=09R4Q0x8

（3）設(shè)Cache的周期為t,則主存周期為6t,沒(méi)有Cache的訪問(wèn)時(shí)間為6t*90*8,

有Cache的訪問(wèn)時(shí)間為（t90*8-12）+6t*12,貝!］有Cache和無(wú)Cache相比，速度

提高的倍數(shù)為：6tx9（）x8

-1^5.54(90x8-12)t+6tx12

33.簡(jiǎn)要說(shuō)明提高訪存速度可采取的措施。答：提高訪存速度可采取三種措施：

(1)采用高速器件。即采用存儲(chǔ)周期短的芯片，可提高訪存速度。

(2)采用Cache。CPU最近要使用的信息先調(diào)入Cache,而Cache的速度比主存

快得多，這樣CPU每次只需從Cache中讀寫(xiě)信息、，從而縮短訪存時(shí)間，提高訪存速

度。

(3)調(diào)整主存結(jié)構(gòu)。如采用單體多字或采用多體結(jié)構(gòu)存儲(chǔ)器。

38.磁盤組有6片磁盤，最外兩側(cè)盤面可以記錄，存儲(chǔ)區(qū)域內(nèi)徑22cm,外徑33cm,

道密度為40道/cm,內(nèi)層密度為400位/cm,轉(zhuǎn)速3600轉(zhuǎn)/分，問(wèn)：

(1)共有多少存儲(chǔ)面可用？

(2)共有多少柱面？

(3)盤組總存儲(chǔ)容易是多少？

(4)數(shù)據(jù)傳輸率是多少？

解：(1)共有：6x2=12個(gè)存儲(chǔ)面可用。

(2)有效存儲(chǔ)區(qū)域二(33-22)/2=5.5cm柱面數(shù)=40道/cmx5.5=220

道

(3)內(nèi)層道周長(zhǎng)=x22=69.08cm道容量=400位/cmx69.08cm=3454B

面容量=3454Bx220道=759,880B

盤組總?cè)萘?759,880BX12面=9,118,560B(4)轉(zhuǎn)速=3600轉(zhuǎn)/60秒

=60轉(zhuǎn)/秒

數(shù)據(jù)傳輸率=3454Bx60轉(zhuǎn)/秒=207,240B/S

39.某磁盤存儲(chǔ)器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄盤面，每亳米5道，每道記錄信

息12288字節(jié)，最小磁道直徑為230mm,共有275道，求：

(1)磁盤存儲(chǔ)器的存儲(chǔ)容量。

(2)最高位密度(最小磁道的位密度)和最低位密度。

(3)磁盤數(shù)據(jù)傳輸率。

(4)平均等待時(shí)間。

解：(1)存儲(chǔ)容量=275道xl2288B/道x4面=13516800B

(2)最高位密度=12288B/(nx230)=17B/mm=136位/mm(向下取整)

最大磁道直徑二230mm+2x275道/(5道/mm)二230mm+110mm=340mm

最低位密度=12288B/伉x340)=HB/mm=92位/mm(向下

取整)

(3)磁盤數(shù)據(jù)傳輸率=12288Bx3000轉(zhuǎn)/分=12288Bx50轉(zhuǎn)/秒=614400B/S

(4)平均等待時(shí)間=ls/50/2=10ms第5章輸入輸出系統(tǒng)

1.I/O有哪些編址方式。各有何特點(diǎn)？

解：常用的I/O編址方式有兩種：I/O與內(nèi)存統(tǒng)一編址和I/O獨(dú)立編址。

特點(diǎn)：I/O與內(nèi)存統(tǒng)一編址方式的I/O地址采用與主存單元地址完全一樣的格式，

I/O設(shè)備和主存占用同一個(gè)地址空間，CPU可像訪問(wèn)主存一樣訪問(wèn)I/O設(shè)備，不需要

安排專門的I/O指令。

I/O獨(dú)立編址方式時(shí)機(jī)器為I/O設(shè)備專門安排一套完全不同于主存地址格式的地址

編碼，此時(shí)I/O地址與主存地址是兩個(gè)獨(dú)立的空間，CPU需要通過(guò)專門的I/O指令來(lái)

訪問(wèn)I/O地址空間。

2.簡(jiǎn)要說(shuō)明CPU與I/O之間傳遞信息可采用哪幾種聯(lián)絡(luò)方式？它們分別用于什么場(chǎng)

合？

答：CPU與I/O之間傳遞信息常采用三種聯(lián)絡(luò)方式：直接控制(立即響應(yīng))、同步、

異步。適用場(chǎng)合分別為：

直接控制適用于結(jié)構(gòu)極簡(jiǎn)單、速度極慢的I/O設(shè)售，CPU直接控制外設(shè)處于某種狀

態(tài)而無(wú)須聯(lián)絡(luò)信號(hào)。

同步方式采用統(tǒng)一的時(shí)標(biāo)進(jìn)行聯(lián)絡(luò)，適用于C