《數(shù)字邏輯簡(jiǎn)明教程》課件第3章

第三章集成邏輯門(mén)電路3.1TTL集成邏輯門(mén)電路3.2CMOS集成邏輯門(mén)電路3.3邏輯門(mén)電路的特性與參數(shù)3.4開(kāi)路門(mén)與三態(tài)門(mén)3.5集成邏輯門(mén)電路使用中的實(shí)際問(wèn)題

3.1

TTL集成邏輯門(mén)電路

目前使用的雙極型數(shù)字集成電路是TTL和ECL系列、I2L系列。TTL是應(yīng)用最早、技術(shù)比較成熟的集成電路，曾被廣泛使用。大規(guī)模集成電路的發(fā)展要求每個(gè)邏輯單元電路的結(jié)構(gòu)簡(jiǎn)單，并且功耗低。TTL電路不能滿足這個(gè)條件，因此逐漸被CMOS電路取代，退出其主導(dǎo)地位。由于TTL技術(shù)在整個(gè)數(shù)字集成電路設(shè)計(jì)領(lǐng)域中的歷史地位和影響，很多數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)仍采用TTL技術(shù)，特別是從小規(guī)模到中規(guī)模數(shù)字系統(tǒng)的集成，因此推出了新型的低功耗和高速TTL器件。這種新型的TTL使用肖特基勢(shì)壘二極管，以避免BJT工作在飽和狀態(tài)，從而提高工作速度。最早的TTL門(mén)電路是74系列。后來(lái)出現(xiàn)了改進(jìn)型的74H系列，其工作速度提高了，但功耗卻增加了。而74L系列的功耗降低了很多，但工作速度也降低了。為了解決功耗和速度之間的矛盾，推出了低功耗和高速的74S系列，它使用肖特基晶體三極管，使電路的工作速度和功耗均得到改善。之后又生產(chǎn)出74LS系列，其速度與74系列相當(dāng)，但功耗卻降低到74系列的。74LS系列廣泛應(yīng)用于中、小規(guī)模集成電路。隨著集成電路的發(fā)展，生產(chǎn)出進(jìn)一步改進(jìn)的74AS和74ALS系列。74AS系列與74S系列相比，功耗相當(dāng)，但速度卻提高了兩倍。74ALS系列將74LS系列的速度和功耗又進(jìn)一步提高。而74F系列的速度和功耗介于74AS和74ALS之間，廣泛應(yīng)用于速度要求較高的TTL邏輯電路。ECL也是一種雙極型數(shù)字集成電路，其基本器件是差分對(duì)管。在飽和型的TTL電路中，晶體三極管作為開(kāi)關(guān)在飽和區(qū)和截止區(qū)切換，其退出飽和區(qū)需要的時(shí)間較長(zhǎng)。而ECL電路中晶體三極管不工作在飽和區(qū)，因此工作速度極高。但ECL器件功耗比較高，不適合制成大規(guī)模集成電路，因此不像CMOS或TTL系列被廣泛使用。

ECL電路主要用于高速或超高速數(shù)字系統(tǒng)或設(shè)備中。

砷化鎵是繼鍺和硅之后發(fā)展起來(lái)的新一代半導(dǎo)體材料。由于砷化鎵器件中載流子的遷移率非常高，因而其工作速度比硅器件快得多，并且具有功耗低和抗輻射的特點(diǎn)，已成為光纖通信、移動(dòng)通信以及全球定位系統(tǒng)等應(yīng)用的首選電路。

I2L電路是20世紀(jì)70年代發(fā)展起來(lái)的一種雙極型晶體管邏輯電路，具有如下優(yōu)點(diǎn)：

(1)電路結(jié)構(gòu)簡(jiǎn)單，集成度高。

(2)各邏輯單元之間不需要隔離。

(3)能夠在低電壓、微電流下工作，功耗低。

但是I2L電路存在兩個(gè)嚴(yán)重的缺點(diǎn)：

(1)抗干擾能力差。

(2)開(kāi)關(guān)速度慢。

目前I2L電路主要用于制作大規(guī)模集成電路的內(nèi)部邏輯電路，很少用來(lái)制作中、小規(guī)模集成電路產(chǎn)品。

TTL電路存在的最大問(wèn)題是功耗較大。因此它只能制作小規(guī)模集成電路(SmallScaleIntegration電路，簡(jiǎn)稱(chēng)SSI電路，其中僅包含10個(gè)以內(nèi)的門(mén)電路)和中規(guī)模集成電路(MediumScaleIntegration電路，簡(jiǎn)稱(chēng)MSI電路，其中包含10~100個(gè)門(mén)電路),而無(wú)法制作大規(guī)模集成電路(LargeScaleIntegration電路，簡(jiǎn)稱(chēng)LSI電路，其中包含100~10000個(gè)門(mén)電路)和超大規(guī)模集成電路(VeryLargeScaleIntegration電路，簡(jiǎn)稱(chēng)VLSI電路，其中包含10000個(gè)以上的門(mén)電路)。 3.2

CMOS集成邏輯門(mén)電路

CMOS邏輯門(mén)電路是在TTL電路之后出現(xiàn)的一種廣泛應(yīng)用的數(shù)字集成器件。按照器件結(jié)構(gòu)的不同形式，可以分為NMOS、PMOS和CMOS三種邏輯門(mén)電路。由于制造工藝的不斷改進(jìn)，CMOS電路已成為占主導(dǎo)地位的邏輯器件，

其工作速度已經(jīng)趕上甚至超過(guò)TTL電路，它的功耗和抗干擾能力則遠(yuǎn)優(yōu)于TTL電路。因此，幾乎所有的超大規(guī)模存儲(chǔ)器以及PLD器件都采用CMOS工藝制造，且費(fèi)用較低。早期生產(chǎn)的CMOS門(mén)電路為4000系列，后來(lái)發(fā)展為4000B系列，其工作速度較慢，與TTL不兼容，但它具有功耗低、工作電壓范圍寬、抗干擾能力強(qiáng)的特點(diǎn)。隨后出現(xiàn)了高速CMOS器件74HC和74HCT系列。與4000B系列相比，其工作速度快，帶負(fù)載能力強(qiáng)。74HCT系列與TTL兼容，可與TTL器件交換使用。另一種新型CMOS系列是74VHC和74VHCT系列，其工作速度達(dá)到了74HC和74HCT系列的兩倍。對(duì)于54系列產(chǎn)品，其引腳編號(hào)及邏輯功能與74系列基本相同，所不同的是54系列是軍用產(chǎn)品，適用的溫度范圍更寬，測(cè)試和篩選標(biāo)準(zhǔn)更嚴(yán)格。近年來(lái)，隨著便攜式設(shè)備（例如筆記本電腦、數(shù)字相同、手機(jī)等）的發(fā)展，要求使用體積小、功耗低、電池耗電小的半導(dǎo)體器件，因此先后推出了低電壓CMOS器件74LVC（LVC系LowVoltageLogic之意）系列，以及超低電壓CMOS器件74AUC（AUC系UltraLowVoltageLogic之意）系列，并且半導(dǎo)體制造工藝可以使它們的成本更低、速度更快，同時(shí)大多數(shù)低電壓器件的輸入輸出電平可以與5V電源的CMOS或TTL電平兼容。不同的CMOS系列器件對(duì)電源電壓要求不一樣。

CMOS是數(shù)字邏輯電路的主流工藝技術(shù)，但CMOS技術(shù)卻不適合用在射頻和模擬電路中。因此BiMOS成為射頻系統(tǒng)中用的最多的工藝技術(shù)。BiMOS集成電路是將BJT的高速性能和高驅(qū)動(dòng)能力，以及CMOS的高密度、低功耗和低成本等優(yōu)點(diǎn)結(jié)合起來(lái)，既可用于數(shù)字集成電路，也可用于模擬集成電路。BiMOS技術(shù)主要用于高性能集成電路的生產(chǎn)。

3.3邏輯門(mén)電路的特性與參數(shù)

3.3.1傳輸特性

電壓傳輸特性是指輸出電壓uo隨輸入電壓ui變化的曲線。反相器（如圖3－1(a)所示)的電壓傳輸特性，如圖3－1(b)所示。圖3－1邏輯門(mén)電路的傳輸特性

(a)電壓傳輸測(cè)試圖;(b)反相器的電壓傳輸特性3.3.2輸出高電平UOH、輸出低電平UOL

從電壓傳輸特性曲線（如圖3－1(b)所示)可讀出UOH

和UOL的值。不同的門(mén)電路，由于內(nèi)部結(jié)構(gòu)的差異，其值也不同。

對(duì)TTL門(mén)電路：UOH:3.6V~2.6VUOL:0.2V~0.35V對(duì)于典型工作電壓為5V的74HC系列的CMOS邏輯電路：UOH=5V,

UOL=0V3.3.3噪聲容限

噪聲容限表示門(mén)電路的抗干擾能力。從傳輸特性曲線可看出，無(wú)論輸出高電平，還是低電平，都允許輸入信號(hào)在一定范圍內(nèi)變化，而輸出電平不變化。超過(guò)這個(gè)范圍，輸出電平將發(fā)生變化。由傳輸特性可確定其噪聲容限。

由圖3－2可知，當(dāng)輸出低電平時(shí)，其輸入高電平的噪聲容限為UNH=UIH-UImin當(dāng)輸出高電平時(shí)，其輸入低電平的噪聲容限為UNL=UImax-UIL由于前一級(jí)驅(qū)動(dòng)門(mén)電路的輸出就是后一級(jí)負(fù)載門(mén)電路的輸入，故噪聲容限又可通過(guò)下式求出：UNH=UOHmin-UIminUNL=U1Imax-UOLmax圖3－2噪聲容限3.3.4傳輸延遲時(shí)間

傳輸延遲時(shí)間是表征門(mén)電路開(kāi)關(guān)速度的參數(shù)，它說(shuō)明門(mén)電路在輸入脈沖波形的作用下，其輸出波形相對(duì)于輸入波形延遲了多長(zhǎng)時(shí)間。當(dāng)門(mén)電路的輸入端加入一脈沖波形，其相應(yīng)的輸出波形如圖3－3所示。通常輸出波形下降沿、上升沿的中點(diǎn)與輸入波形對(duì)應(yīng)沿中點(diǎn)之間的時(shí)間間隔，分別用tpLH和tpHL表示。由于CMOS門(mén)電路輸出級(jí)的互補(bǔ)對(duì)稱(chēng)性，其tpLH和tpHL相等。有時(shí)也采用平均傳輸延遲時(shí)間這一參數(shù)，即tpd=(tpLH+tpHL)/2。例如，CMOS與非門(mén)74HC00在5V典型工作電壓時(shí)的tpLH=7ns,tpHL=7ns,tpd=(7+7)ns/2=7ns。在圖3－3中還標(biāo)出了上升時(shí)間tr和下降時(shí)間tf。表3－1幾種CMOS電路傳輸延遲時(shí)間圖3－3門(mén)電路傳輸延遲波形圖3.3.5功耗

功耗是門(mén)電路的重要參數(shù)之一。功耗有靜態(tài)和動(dòng)態(tài)之分。所謂靜態(tài)功耗,指的是當(dāng)電路的輸出沒(méi)有狀態(tài)轉(zhuǎn)換時(shí)的功耗。靜態(tài)時(shí)，CMOS電路的電流非常小，使得靜態(tài)功耗非常低，所以CMOS電路廣泛應(yīng)用于要求功耗較低或電池供電的設(shè)備，例如便攜計(jì)算機(jī)、手機(jī)和掌上電腦等。這些設(shè)備在沒(méi)有輸入信號(hào)時(shí)，功耗非常低。

CMOS電路在輸出發(fā)生狀態(tài)轉(zhuǎn)換時(shí)的功耗稱(chēng)為動(dòng)態(tài)功耗。它主要由兩部分組成。其中一部分是由于電路輸出狀態(tài)轉(zhuǎn)換的瞬間，其等效電阻比較小，從而導(dǎo)致有較大的電流從電源UDD經(jīng)CMOS電路流入地。這部分功耗可由下式表示：式中：f為輸出信號(hào)的轉(zhuǎn)換頻率；UDD為低電電源；CPD稱(chēng)為功耗電容，可以在數(shù)據(jù)手冊(cè)中查到，74HC系列為20pF,74LVC系列為15pF。

動(dòng)態(tài)功耗的另一部分是因?yàn)镃MOS管的負(fù)載通常是電容性的，當(dāng)輸出由高電平到低電平，或者由低電平到高電平轉(zhuǎn)換時(shí)，會(huì)對(duì)電容進(jìn)行充/放電，這個(gè)過(guò)程將增加電路的損耗。這部分動(dòng)態(tài)功耗為式中,CL為負(fù)載電容。由此得到CMOS電路總的動(dòng)態(tài)功耗為從上式可見(jiàn)，CMOS動(dòng)態(tài)功耗正比于轉(zhuǎn)換頻率和電源電壓的平方。當(dāng)工作頻率比較高時(shí)，CMOS門(mén)的功耗可能會(huì)超過(guò)TTL門(mén)。在設(shè)計(jì)CMOS電路時(shí)，應(yīng)選用低電源電壓器件，例如3.3V供電電源74LVC系列或1.8V供電電74AUC系列，以降低功耗。3.3.6延時(shí)-功耗積

理想的數(shù)字電路或系統(tǒng)，要求它既速度高，同時(shí)功耗又低。在工程實(shí)踐中，要實(shí)現(xiàn)這種理想情況是較難的。高速數(shù)字電路往往需要付出較大的功耗為代價(jià)。一種綜合性的指標(biāo)稱(chēng)為延時(shí)-功耗積，用符號(hào)DP表示，單位為J(焦［耳］），即DP=tpdPD

式中：tpd=(tpLH+tpHL)/2;PD為門(mén)電路的功耗，一個(gè)邏輯門(mén)器件的DP的值愈小，表明它的特性愈接于理想情況。圖3－4所示為用傳輸延遲時(shí)間tpd和功耗PD綜合描述各種邏輯門(mén)電路的性能。圖3－4各種門(mén)電路的延遲時(shí)間與功耗的關(guān)系圖3.3.7扇入系數(shù)與扇出系數(shù)

門(mén)電路的扇入數(shù)取決于它的輸入端的個(gè)數(shù)，例如一個(gè)3輸入端的與非門(mén)，其扇入數(shù)N1=3。

門(mén)電路的扇出數(shù)是指其在正常工作情況下，所能帶同類(lèi)門(mén)電路的最大數(shù)目。扇出數(shù)的計(jì)算則稍復(fù)雜些，需要考慮兩種情況。一種情況是負(fù)載電流從驅(qū)動(dòng)門(mén)流向外電路，

稱(chēng)為拉電流負(fù)載；另一種情況是負(fù)載電流從外電路流入驅(qū)動(dòng)門(mén)，稱(chēng)為灌電流負(fù)載，如圖3－5所示。拉與灌形象地表明了負(fù)載的性質(zhì)，下面分別予以介紹。1)拉電流工作情況

圖3－5(a)所示為拉電流負(fù)載的情況，圖中左邊為驅(qū)動(dòng)門(mén)，右邊為負(fù)載門(mén)。當(dāng)驅(qū)動(dòng)門(mén)的輸出端為高電平時(shí)，將有電流IOH從驅(qū)動(dòng)門(mén)拉出而流入負(fù)載門(mén)，負(fù)載門(mén)的輸入電流為IIH。當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會(huì)引起輸出高電壓的降低。但不得低于輸出高電平的下限值，

這就限制了負(fù)載門(mén)的個(gè)數(shù)。這個(gè)，輸出為高電平時(shí)的扇出數(shù)可表示如下：2)灌電流工作情況

圖3－5(b)所示為灌電流負(fù)載的情況，當(dāng)驅(qū)動(dòng)門(mén)的輸出端為低電平時(shí)，負(fù)載電流IOL流入驅(qū)動(dòng)門(mén)，它是負(fù)載門(mén)輸入端電流IIL之和。當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的灌電流IOL

將增加，同時(shí)也將引起輸出低電壓UOL的升高。當(dāng)輸出為低電平，并且保證不超過(guò)輸出低電平的上限值時(shí)，驅(qū)動(dòng)門(mén)所能驅(qū)動(dòng)同類(lèi)門(mén)的個(gè)數(shù)由下式?jīng)Q定：圖3－5扇出數(shù)的計(jì)算

(a)拉電流負(fù)載；(b)灌電流負(fù)載一般邏輯器件的數(shù)據(jù)手冊(cè)中，并不給出扇出數(shù)，而必須用計(jì)算或用實(shí)驗(yàn)的方法求得，并注意在設(shè)計(jì)時(shí)留有余地，以保證數(shù)字電路或系統(tǒng)能正常地運(yùn)行。在實(shí)際的工程設(shè)計(jì)中，如果輸出高電平電流IOH與輸出低電平電流IOL不相等，則NOL≠NOH,常取二者中的最小值。

對(duì)于CMOS門(mén)電路扇出數(shù)的計(jì)算分兩種情況，一種是帶CMOS負(fù)載，另一種是帶TTL負(fù)載。負(fù)載類(lèi)型不同，數(shù)據(jù)手冊(cè)中給出的輸出高電平電流IOH或者輸出低電平電流IOL也不相同。當(dāng)所帶負(fù)載為CMOS電路時(shí)，根據(jù)數(shù)據(jù)手冊(cè)（或附錄A),查得74HC/74HCT的輸出電流IOH=-20μA,IOL=20μA,輸入電流IIH=1μA,IIL=-1μA。

上述CMOS扇出數(shù)的計(jì)算是保證CMOS驅(qū)動(dòng)門(mén)的高電平輸出為4.9V。如果允許其高電平輸出降至TTL門(mén)的邏輯電平3.84V(低電平亦然),則IOH和IOL分別為-4mA和4mA,時(shí)計(jì)算出的扇出數(shù)為4000。實(shí)際不可能達(dá)到這么大的數(shù)，因?yàn)镃MOS門(mén)的輸入電容比較大，電容的充放電電流不能忽略。

74HCT系列與TTL兼容，如果CMOS所帶負(fù)載為74LS系列的TTL門(mén)電路，此時(shí)IOH=IOL=4mA,而IIH=0.02mA,IIL=0.4mA,可計(jì)算高電平輸出時(shí)的扇出數(shù)為低電平輸出時(shí)的扇出數(shù)為 3.4開(kāi)路門(mén)與三態(tài)門(mén)

3.4.1開(kāi)路門(mén)

開(kāi)路門(mén)有TTL的集電極開(kāi)路門(mén)(OC門(mén))和CMOS的漏極開(kāi)路門(mén)(OD門(mén)），其邏輯符號(hào)如圖3－6所示。圖3－6開(kāi)路門(mén)

之所以出現(xiàn)開(kāi)路門(mén)，是因?yàn)樵趯?shí)際中往往要求將多個(gè)門(mén)輸出端并聯(lián)使用，而一般的門(mén)電路不允許輸出端并聯(lián)使用。因?yàn)楫?dāng)一個(gè)門(mén)輸出是高電平，另一個(gè)門(mén)輸出是低電平時(shí)，則輸出為高電平的門(mén)將向輸出為低電平的門(mén)灌入很大的電流，其結(jié)果是：燒壞器件；產(chǎn)生邏輯上的錯(cuò)誤，輸出的電平既非高電平也非低電平，使得系統(tǒng)無(wú)法正常工作。圖3－7一般門(mén)電路并聯(lián)使用

開(kāi)路門(mén)使用時(shí)應(yīng)注意兩點(diǎn)：

(1)使用時(shí)，輸出端與直流電源之間要外接電阻R,

如圖3－8所示，這樣開(kāi)路門(mén)才能正常工作。圖3－8開(kāi)路門(mén)并聯(lián)使用

(2)開(kāi)路門(mén)并聯(lián)使用完成“與”的邏輯功能，稱(chēng)為“線與”。開(kāi)路門(mén)輸出并聯(lián)使用，此時(shí)門(mén)電路的電流均是直流電源通過(guò)電阻R直接提供。開(kāi)路門(mén)還可用作電平轉(zhuǎn)換，如圖3－9所示電路，將+5V高電平轉(zhuǎn)換為12V高電平。圖3－9電平轉(zhuǎn)換3.4.2三態(tài)門(mén)

三態(tài)門(mén)的出現(xiàn)，是適應(yīng)數(shù)字系統(tǒng)采用總線結(jié)構(gòu)的需要。三態(tài)門(mén)具有三種狀態(tài)，除了高電平(“1”)、低電平(“0”)外，還有高阻態(tài)，其電路和功能表如圖3－10所示。圖3－10三態(tài)門(mén)電路及其功能表

(a)高電平控制；(b)低電平控制這里以CPU為例說(shuō)明三態(tài)門(mén)的應(yīng)用。CPU采用總線結(jié)構(gòu)，共有數(shù)據(jù)總線DB、地址總線AB和控制總線CB，所有的外部設(shè)備均連到總線上，而CPU每一時(shí)刻只能和一個(gè)外部設(shè)備交換信息，為保證信息可靠的傳送，要求其他外部設(shè)備必須與總線斷開(kāi)（即呈現(xiàn)高阻態(tài)）。這就要求所有連在總線的外部設(shè)備的接口電路，必須具有三態(tài)結(jié)構(gòu)。以圖

3－11為例，CPU總線連有四個(gè)外部設(shè)備，A、B、C、D，它們的EN端均是低電平選中。如系統(tǒng)要與外部設(shè)備A交換信息，首先向A發(fā)出選中信號(hào)，即ENA=0,其余的EN端均為高電平，使其與總線之間呈現(xiàn)高阻態(tài)(即與總線斷開(kāi))。這樣保證外設(shè)A與CPU的信息交流。圖3－11總線結(jié)構(gòu)上三態(tài)門(mén)的應(yīng)用

3.5集成邏輯門(mén)電路使用中的實(shí)際問(wèn)題

3.5.1接口電路

1.TTL與CMOS門(mén)的接口

凡是和TTL門(mén)兼容的CMOS門(mén)(如74HCT××和74ACT××系列CMOS門(mén))可以和TTL的輸出端連接，不必外加元器件。當(dāng)CMOS門(mén)的邏輯電平與TTL不同，但兩者的電源電壓相近時(shí)，可以在TTL門(mén)的輸出端和UDD之間接入上拉電阻R1，以提高TTL門(mén)的輸出高電平。如圖3－12(a)所示，這樣當(dāng)TTL與非門(mén)有一個(gè)輸入端接低電平時(shí)，流過(guò)R1的電流很小，使其輸出高電平接近UDD，滿足CMOS門(mén)的要求。R1的取值方法和OC門(mén)的上拉電阻的取值方法相同(約在幾百歐到幾千歐之間)。當(dāng)UDD>>UCC時(shí)，上述方法不再適用。否則，會(huì)使TTL所承受反壓(約為UDD)超過(guò)其耐壓極限而損壞。解決的方法之一是在TTL門(mén)和CMOS門(mén)之間插入一級(jí)OC門(mén)，如圖3－12(b)所示(OC門(mén)的輸出管均采用高反壓管，其耐壓可高達(dá)30V以上)。另一種方法是采用專(zhuān)用于TTL門(mén)和CMOS門(mén)之間的電平移動(dòng)器，如CC40109。它實(shí)際上是一個(gè)帶電平偏移電路的CMOS門(mén)電路。它有兩個(gè)供電端鈕UCC和UDD。若把UCC端接TTL的電源，把UDD端接CMOS的電源，則它能接收TTL的輸出電平，而向后級(jí)CMOS門(mén)輸出合適的UIH和UIL。應(yīng)用電路如圖3－12(c)所示。圖3－12

TTL→CMOS的接口2.CMOS門(mén)與TTL門(mén)的電平匹配

CMOS門(mén)的UOH≈UDD，UOL≈0V，滿足TTL門(mén)對(duì)UIH和UIL的邏輯要求。但是當(dāng)UDD太高時(shí)，有可能使TTL損壞。另外，雖然CMOS門(mén)的拉電流IOH近似等于灌電流IOL，但是因?yàn)門(mén)TL門(mén)的IISIIH，所以，當(dāng)用CMOS門(mén)驅(qū)動(dòng)TTL門(mén)時(shí)，將無(wú)法保證CMOS門(mén)輸出符合規(guī)定的低電平。(因?yàn)镃MOS門(mén)輸出UOL時(shí)，TTL門(mén)的IIS將灌入CMOS門(mén)輸出端，使UOL升高。)因此接口電路既要把輸出高電平降低到TTL門(mén)所允許的范圍內(nèi)，又要對(duì)TTL門(mén)有足夠大的驅(qū)動(dòng)電流。具體實(shí)現(xiàn)方法如下：方法一：采用專(zhuān)用的CMOS→TTL電平轉(zhuǎn)換器，如74HC4049(六反相器)或74HC4050(六緩沖器)。由于它們的輸入保護(hù)電路特殊，因而允許輸入電壓高于電源電壓UDD。例如，當(dāng)UDD=5V時(shí)，其輸入端所允許輸入的最高電壓為15V，而其輸出電平在TTL的UIH和UIL的允許范圍內(nèi)。應(yīng)用電路如圖3－13(a)所示。

方法二：采用CMOS漏極開(kāi)路門(mén)(OD門(mén))，如C40107。當(dāng)UDD=5V時(shí)，其IOL≥16mA，應(yīng)用電路如圖3－13(b)所示。

方法三：用分立三極管開(kāi)關(guān)。應(yīng)用電路如圖3－13(c)所示。

方法四：將同一封裝內(nèi)的門(mén)電路并聯(lián)應(yīng)用，以加大驅(qū)動(dòng)能力。圖3－13

CMOS→TTL的接口

3.TTL、CMOS與大電流負(fù)載的接口

大電流負(fù)載通常對(duì)輸入電平的要求很寬松，但要求有足夠大的驅(qū)動(dòng)電流。最常見(jiàn)的大電流負(fù)載有繼電器、脈沖變壓器、顯示器、指示燈、可關(guān)斷可控硅等。普通門(mén)電路很難驅(qū)動(dòng)這類(lèi)負(fù)載，常用的方法有如下幾種：

方法一：在普通門(mén)電路和大電流負(fù)載間，接入和普通門(mén)電路類(lèi)型相同的功率門(mén)(也叫驅(qū)動(dòng)門(mén))。有些功率門(mén)的驅(qū)動(dòng)電流可達(dá)幾百毫安。方法二：利用OC門(mén)或OD門(mén)(CMOS漏極開(kāi)路門(mén))做接口。把OC門(mén)或OD門(mén)的輸

入端與普通門(mén)的輸出端相連，把大電流負(fù)載接在上拉電阻的位置上。

方法三：用分立的三極管或MOS管做接口電路來(lái)實(shí)現(xiàn)電流擴(kuò)展。為充分發(fā)揮前級(jí)門(mén)的潛力，應(yīng)將拉電流負(fù)載變成灌電流負(fù)載，因?yàn)榇蠖鄶?shù)邏輯門(mén)的灌電流能力比

拉電流能力強(qiáng)，例如TTL門(mén)74××系列的IOH=0.4mA，IOL=16mA。圖3－14用三極管實(shí)現(xiàn)電流擴(kuò)展設(shè)負(fù)載的工作電流IC=200mA，三極管的β=20，則三極管的基極電流IB=10mA。若不接R1、VD1、VD2，而把三極管的基極直接接TTL門(mén)的輸出端，則IB對(duì)TTL門(mén)構(gòu)成拉電流，其值已遠(yuǎn)遠(yuǎn)超過(guò)TTL門(mén)拉電流的允許值，會(huì)使其UOH大大降低，以致無(wú)法工作在開(kāi)關(guān)狀態(tài)，甚至?xí)虺^(guò)允許功耗而損壞。接入R1、VD1、VD2后，當(dāng)TTL門(mén)輸出UOH時(shí)，VD1截止，IB由+5V→R1→VD2的支路提供，對(duì)TTL門(mén)不產(chǎn)生影響。當(dāng)TTL門(mén)輸出UOL時(shí)，由+5V→R1→VD1的支路向TTL門(mén)灌入電流，只要R1取值合適，就可以使灌電流保持在TTL門(mén)所允許的范圍內(nèi)。該電路的工作過(guò)程如下：當(dāng)兩個(gè)輸入端之一為低電平時(shí)，TTL門(mén)輸出UOH，VD1截止，+5V的直流電源經(jīng)R1和VD2使三極管導(dǎo)通，負(fù)載進(jìn)入工作狀態(tài);當(dāng)兩個(gè)輸入端全是高電平時(shí)，TTL門(mén)輸出UOL，使VD2和三極管均截止，負(fù)載停止工作。若門(mén)電路是CMOS門(mén)，則應(yīng)把雙極性三極管換成MOS管。由于CMOS門(mén)的拉電流和灌電流基本相等，故R1、VD1、VD2應(yīng)當(dāng)去掉，但必須在門(mén)的輸出端和MOS管的柵極間串接一個(gè)電阻，并且保留R2。在數(shù)字電路中，往往需要用發(fā)光二極管來(lái)顯示信息，例如電源接通或者斷開(kāi)的指示、

七段數(shù)碼顯示、圖形符號(hào)顯示等。

圖3－15表示用反相器驅(qū)動(dòng)一發(fā)光二極管LED,電路中串接了一限流電阻R以保護(hù)LED。限流電阻的大小可分別按下面兩種情況來(lái)計(jì)算。圖3－15反相器驅(qū)動(dòng)LED電路對(duì)于圖3－15(a),當(dāng)門(mén)電路的輸入為低電平，輸出為高電平時(shí)，LED發(fā)光，則反之，對(duì)于圖3－15(b)所示電路，當(dāng)輸入信號(hào)為高電平，輸出信號(hào)為低電平時(shí)，LED發(fā)光，故有以上兩式中，ID為L(zhǎng)ED的電流，UF為L(zhǎng)ED的正向壓降，UOH和UOL為門(mén)電路的輸出高、低電平電壓，常取典型值。

【例3－1】試用74HC04六個(gè)CMOS反相器中的一個(gè)作為接口電路，使門(mén)電路的輸入為高電平時(shí)，LED導(dǎo)通發(fā)光。

解

LED正常發(fā)光需要幾毫安的電流，并且導(dǎo)通時(shí)的壓降UF為1.6V。查得，當(dāng)UCC=5V時(shí)，UOL=0.33V,IOL(max)=4mA,

因此ID取值不能超過(guò)4mA。根據(jù)式計(jì)算限流電阻的最小值為相應(yīng)的電路如圖3－15(b)所示。在工程實(shí)踐中，往往會(huì)遇到用各種數(shù)字電路來(lái)控制機(jī)電性系統(tǒng)的功能，例如控制電動(dòng)機(jī)的位置和轉(zhuǎn)速，繼電器的接通與斷開(kāi)，流體系統(tǒng)中閥門(mén)的開(kāi)通和關(guān)閉，自動(dòng)生產(chǎn)線中的機(jī)械手多參數(shù)控制等。這些機(jī)電系統(tǒng)所需的工作電壓和工作電流比較大，即使微型繼電器的驅(qū)動(dòng)電流也會(huì)在10mA以上。要使這些機(jī)電系統(tǒng)正常工作，必須擴(kuò)大驅(qū)動(dòng)電路的輸出電流以提高帶負(fù)載能力，而且必要時(shí)要實(shí)現(xiàn)電平轉(zhuǎn)移。

如果負(fù)載所需的電流不特別大，例如微型繼電器，可以將兩個(gè)反相器并聯(lián)作為驅(qū)動(dòng)電路，如圖3－16所示。即使封裝在同一芯片內(nèi)的兩個(gè)反相器的參數(shù)也有差別，因此，并聯(lián)后總的最大負(fù)載電流略小于單個(gè)門(mén)最大負(fù)載電流的兩倍。圖3－16繼電器驅(qū)動(dòng)電路如果負(fù)載所需的電流比較大，達(dá)到幾百毫安，則需要在數(shù)字電路的輸出端與負(fù)載之間接入一個(gè)功率驅(qū)動(dòng)器件，稱(chēng)之為