《單片無線發(fā)射與接收電路設計》課件第4章

第4章868MHz無線收發(fā)電路設計

4.1MICRF610868～870MHzFSK收發(fā)電路

4.1.1MICRF610主要技術特性

MICRF610是一個完整的FSK收發(fā)器芯片，符合ETSI(EuropeanTelecommunicationStandardInstitute)規(guī)范EN300220。

發(fā)射器部分由一個完全可編程的PLL合成器和PA組成。頻率合成器由VCO、晶體振蕩器、雙模數(shù)前置分頻器、可編程分頻器、鑒相器組成。PA的輸出功率是可編程的。一個鎖定檢測電路用于檢測PLL電路的鎖定狀態(tài)。

在接收模式，PLL產生LO信號。產生LO信號頻率的N、M和A數(shù)值存儲在N0、M0和A0寄存器中。

接收器是一個零IF的接收機結構。接收器由LNA和正交混頻器對組成。混頻器的輸出饋送到兩個在相位上正交的通道。每個通道包含有前置放大器、3階Sallen-KeyRC低通濾波器和限幅器。Sallen-KeyRC濾波器的截止頻率是可編程的，可編程為100kHz、150kHz、230kHz和350kHz。

MICRF610的電源電壓為2.0～2.5V，低功耗模式電流消耗為0.3μA；在發(fā)射模式，輸出功率為-6～8.5dBm，電流消耗為14～26mA，在接收模式，接收靈敏度為-107～

-111dBm，電流消耗為13.6mA；接收輸入最大功率為-8dBm。4.1.2MICRF610引腳功能與內部結構

MICRF610采用模塊式封裝，其封裝形式如圖4.1.1所示，其引腳端功能如表4.1.2所示。圖4.1.1MICRF610的封裝形式

MICRF610內部結構框圖如圖4.1.2所示，芯片內部包含有LNA、PA、IF放大器、混頻器、Sallen-Key濾波器(Sallen-KeyFilter)、主濾波器(MainFilter)、解調器(Demodulator)、調制器(Modulator)、時鐘恢復(ClockRecovery)、偏移控制(DeviationControl)、LO緩沖器(LO-Buffer)、PA緩沖器(PA-Buffer)、頻率合成器(FrequencySynthesiser)、RSSI、VCO、晶體振蕩器(XCO)、偏置(Bias)、控制邏輯電路(ControlLogic)。圖4.1.2MICRF610內部結構框圖4.1.3MICRF610應用電路

MICRF610與微控制器連接即可直接應用，其連接電路形式如圖4.1.3所示。圖中，MCU工作電源電壓為3.0V，而MICRF610工作電源電壓為2.5V。圖4.1.3MICRF610與微控制器的連接電路形式圖4.1.4推薦的模塊引腳端PCB圖

4.2TDA5250868MHzASK/FSK收發(fā)電路

4.2.1TDA5250主要技術特性

TDA5250是一個低功率的單片F(xiàn)SK/ASK收發(fā)器芯片，適合在868～870MHz半雙工低數(shù)據速率通信中應用。該芯片具有很高的集成度，僅需要外接幾個元器件。芯片內部包含有功率放大器、低噪聲放大器、AGC控制電路、雙平衡混頻器、合成的轉換器、I/Q限幅器、RSSI發(fā)生器、FSK解調器、完全集成的VCO和PLL合成器、可調的晶體振蕩器、數(shù)據濾波器、數(shù)據比較器、正負峰值檢波器、數(shù)據速率檢測電路和I2C3線總線接口。該芯片提供低功耗模式；電源電壓為2.1～5V；接收模式下電流消耗為9mA，發(fā)射模式下電流消耗為12mA；FSK/ASK調制和解調；I2C3線微控制器接口；芯片內部低通通道選擇濾波器和數(shù)據濾波器可以調節(jié)帶寬；數(shù)據限幅器自調節(jié)閾值；FSK接收靈敏度為-109dBm，發(fā)射功率為+13dBm，數(shù)據速率為64kb/s；可以應用在低數(shù)據速率通信系統(tǒng)、無鍵進入系統(tǒng)、遙控系統(tǒng)、報警系統(tǒng)、遙測系統(tǒng)、家庭自動化系統(tǒng)中。4.2.2TDA5250引腳功能與內部結構

TDA5250采用P-TSSOP-38-1封裝，引腳功能如下：

引腳1：VCC，模擬電源電壓輸入。

引腳2：BUSMODE，總線模式選擇。

引腳3：LF，連接回路濾波器和VCO控制電壓。

引腳4：ASK/FSK，F(xiàn)SK/ASK模式轉換輸入。

引腳5：RX/TX，RX/TX模式轉換輸入、輸出。

引腳6：LNI，射頻輸入到差動低噪聲放大器LNA。

引腳7：LNIX，射頻輸入到差動低噪聲放大器LNA。

引腳8：GND1，LNA和功率放大器驅動器級地。引腳9：GNDPA，功率放大器輸出級地。

引腳10：PA，功率放大器輸出。

引腳11：VCC1，PA和LNA電源。

引腳12：PND，峰值檢波器輸出負端。

引腳13：PDP，峰值檢波器輸出正端。

引腳14：SLC，數(shù)據限幅器限幅電平。

引腳15：VDD，數(shù)字電路電源電壓輸入。

引腳16：BUSDATA，總線數(shù)據輸入/輸出。

引腳17：BUSCLK，總線時鐘輸入。

引腳18：VSS，數(shù)字電路地。

引腳19：XOUT，晶體振蕩器輸出，也能夠作為外部基準頻率輸入。

引腳20：XSWF，F(xiàn)SK調制開關。引腳21：XIN，參見引腳20。

引腳22：XSWA，ASK調制/FSK中心頻率。

引腳23：XGND，參見引腳22，晶體振蕩器地。

引腳24：，3線使能輸入。

引腳25：，整個系統(tǒng)復位(到默認值)，低電平有效。

引腳26：CLKDIV，時鐘輸出。

引腳27：PWDDD，低功耗控制輸入(高電平有效)，數(shù)據檢測輸出(低電平有效)。

引腳28：DATA，發(fā)射數(shù)據輸入，接收數(shù)據輸出(接收低功耗模式，引腳端28接地)。

引腳29：RSSI，RSSI輸出。

引腳30：GND，模擬地。

引腳31：CQ2x，外接電容端，Q通道，2級。引腳32：CQ2，Q通道，2級。

引腳33：CI2x，I通道，2級。

引腳34：CI2，通道，2級。

引腳35：CQ1x，Q通道，1級。

引腳36：CQ1，Q通道，1級。

引腳37：CI1x，I通道，1級。

引腳38：CI1，I通道，1級。

TDA5250內部結構如圖4.2.1所示。TDA5250內部包含有控制接口、基準電源、ADC、數(shù)據限幅器、數(shù)據濾波器、IQ正交相關器、PLL回路、混頻器、LNA、功率放大器等電路，可分為發(fā)射電路、接收電路、PLL合成器、電源電路、控制邏輯電路等。圖4.2.1TDA5250內部結構

1.發(fā)射電路

功率放大器PA能夠工作在低功率發(fā)射和高功率發(fā)射兩種模式下，輸出使用相同的匹配網絡。在高功率發(fā)射模式，發(fā)射功率大約是+13dBm(電源電壓為5V，天線為50Ω；在2.1V電源電壓時為+4dBm)；在低功率發(fā)射模式，發(fā)射功率大約是-7dBm(電源電壓為5V，天線為50Ω；在2.1V電源電壓時為-32dBm)。

發(fā)射功率通過CONFIG寄存器的D0位控制，如表4.2.1所示。默認的輸出功率模式是高功率發(fā)射模式。在ASK調制模式，功率放大器由發(fā)射的基帶數(shù)據控制完全導通或者關斷，是百分之百的OOK方式。

2.接收電路

低噪聲放大器(LNA)是共發(fā)-共基放大器結構，電壓增益為15～20dB，輸入為對稱形式。通過邏輯控制可以減少到0dB。LNA增益通過CONFIG寄存器的D4位控制。表4.2.2描述了LNA增益受D4位控制的情況。第1級下變頻器采用雙平衡混頻器結構，輸入頻率范圍為868～870MHz，轉換后的中頻為290MHz。本機振蕩器頻率由PLL合成器產生。PLL合成器是完全集成在芯片上的。在接收模式，本振工作頻率是1157MHz，中頻頻率是290MHz。在下變頻器后連接有截止頻率為350MHz的低通濾波器。

低通濾波器輸出到第2級下變頻器(I/Q混頻器)，I/Q混頻器轉換289MHz中頻信號到零中頻信號，輸出到I/Q濾波器。I/Q混頻器的本機振蕩器信號由本機振蕩器信號4分頻后產生。從I/Q中頻信號到零中頻信號跟隨有一個6階基帶低通濾波器，用于RF通道濾波。濾波器的帶寬由濾波器寄存器的數(shù)值設置，能夠在50～350kHz按50kHz/步進行調節(jié)，調節(jié)通過LPF寄存器的D1～D3位設置完成。

I/Q限幅器是DC耦合的多級放大器，增益為80dB，頻率范圍為100Hz～350kHz。

RSSI包含在兩個限幅器中，RSSI產生與接收信號電平成比例的DC電壓。I通道和Q通道的RSSI信號合成為總的RSSI信號。

FI/Q限幅器的輸出差動信號饋送到正交相關器電路進行解調。解調器增益為2.4mV/kHz，最大頻偏為±300kHz。解調出的信號加到ASK/FSK模式開關，連接到數(shù)據濾波器的輸入。開關能夠由ASK/FSK引腳端和在CONFIG寄存器中的D11位控制。

2級數(shù)據濾波器是Sallen-Key結構，完全集成在芯片上，帶寬能夠通過LPF寄存器的D4～D7位在5～102kHz之間進行調節(jié)。

數(shù)據限幅器是一個帶寬為100kHz的快速比較器。自調節(jié)閾值由RC網絡(LPF)產生，或者取決于峰值檢波器在基帶編碼上的形式。這能夠通過CONFIG的D15位控制，D15=0，選擇低通濾波器，D15=0，選擇峰值檢波器。

電路使用兩個峰值檢波器產生與數(shù)據信號相適應的正、負峰值電壓，時間常數(shù)由外接的RC網絡決定。

3.?PLL合成器電路

PLL合成器由兩個VCO(發(fā)射和接收VCO)、4分頻器、鑒相器、回路濾波器等組成，完全集成在芯片上。VCO包含有螺旋電感和變容二極管。發(fā)射VCO的中心頻率是868MHz，接收VCO的中心頻率是1156MHz。在接收模式，本機振蕩器頻率與接收器的射頻RF頻率fRF

和IF頻率fIF相關，加到I/Q混頻器的頻率由下式決定：標準的晶體振蕩器頻率是18.083MHz。分頻率由引腳端RX/TX和CONFIG寄存器的D10位控制。

晶體振蕩器是NIC(NegativeImpedanceConverter)振蕩器，晶振工作在串聯(lián)諧振形式。標準工作頻率是18.083MHz。對于FSK調制，可以通過外接的3個電容調節(jié)。通過微控制器和總線接口芯片內部的電容可以調節(jié)標準頻率和FSK調制頻率。調整晶體振蕩器元件參數(shù)可以消除晶振或者元器件引起的誤差。

4.電源電路

能隙基準電路為器件提供一個穩(wěn)定的1.2V基準電壓。低功耗模式可以關斷所有附加電路，低功耗模式通過引腳端PWDDD控制，當PWDDD為VDD時，器件工作在低功耗模式；當PWDDD為地/VSS時，器件為工作模式。在低功耗模式下，器件的電源電流是100nA。

5.控制邏輯部分

定時和數(shù)據控制單元包含一個喚醒邏輯電路、I2C3線微控制器接口、數(shù)據有效檢測、寄存器結構設置等電路。I2C3線總線接口提供給微控制器一個完整的控制能力。微控制器通過I2C3線總線接口可以設置器件工作在3個不同的模式：被動模式、自檢測模式和定時器模式。

TDA5250提供I2C總線協(xié)議和3線總線協(xié)議，可以通過BUSMODE引腳端選擇，見表4.2.3。所有的總線引腳端(BUSDATA、BUSCLK、EN、BUSMODE)都有一個施密特整形輸入電路。BUSDATA引腳端是雙向的，輸出是漏極開路形式。4.2.3TDA5250應用電路

TDA5250應用電路電原理圖和印制板圖如圖4.2.2和圖4.2.3所示，其元器件參數(shù)如表4.2.4所示。圖4.2.2TDA5250應用電路電原理圖圖4.2.3TDA5250應用電路元器件印制板圖4.3DK1002T868MHzOOK(帶滾動碼編碼器)發(fā)射模塊

4.3.1DK1002T主要技術特性

DK1002T是采用RF2514發(fā)射芯片和滾動碼編碼器芯片組成的發(fā)射模塊。DK1002T與DK1002R接收器模塊配套使用，適合在無鍵進入系統(tǒng)、無線安全系統(tǒng)、遠距離監(jiān)控和遙控中應用。

DK1002T的工作頻率為868MHz；采用滾動碼編程，OOK調制方式；調制頻率為1kHz；輸出功率為70dBμV/m(用GTEM測試盒測量)；電源電壓為3V；電流消耗為9mA；基準頻率為13.577MHz；天線印制在印制板上。4.3.2DK1002T封裝形式與內部結構

DK1002T模塊采用印制板結構，DK1002T模塊PCB板的尺寸為29.8mm?×27.5mm。

DK1002T內部結構框圖如圖4.3.1所示，包含RF2514、滾動碼編碼器(RollingCodeEncoder)、晶振和天線(Antenna)。圖4.3.1DK1002T內部結構框圖4.3.3DK1002T應用電路

DK1002T模塊電原理圖如圖4.3.2所示。

868MHz發(fā)射器使用一個13.57MHz晶振，可以使用3V紐扣電池。安裝好電池，發(fā)射器開始工作，這時接收器不認識發(fā)射器，接收器必須學習發(fā)射器，按下列程序即可完成學習過程。

(1)安裝好電池。

(2)導通接收器電源開關，接通電源。

(3)迅速按下接收器上的“LEARN”按鈕，這可使用一個微型工具穿過在接收器前端蓋子中的一個口子直接接觸到“LEARN”按鈕。

(4)按發(fā)射器的任一鍵，接收器上學習指示燈LED亮。

(5)按下發(fā)射器鍵，直到接收器的LED開始閃亮，再釋放發(fā)射器鍵。

(6)接收器的LED停止閃亮，學習過程完成。

(7)檢驗操作，按發(fā)射器的任一鍵，接收器上學習指示燈LED亮，按接收器的“LEARN”按鈕，學習指示燈LED亮必須閃亮。

發(fā)射器有4個按鍵，各有不同的作用。為了確保發(fā)射安全，可使用微型編碼器來顯示這個裝置有效，包括對HC300裝置編程。天線印制在電路板上，發(fā)射器通過按下任一鍵可進行簡單操作。圖4.3.2DK1002T模塊電原理圖4.4MC68HC908RF2868/434/315MHzOOK/FSK發(fā)射電路

4.4.1MC68HC908RF2主要技術特性

MC68HC908RF2是內含高性能8位微控制單元、閃存和UHF發(fā)射電路的芯片，其內部包括存儲器、CPU、配置寄存器、計算機操作控制模塊、內部時鐘發(fā)生器模塊、鍵盤/外部中斷模塊、低電壓控制模塊、定時器模塊、PLL調諧和UHF發(fā)射器模塊、系統(tǒng)綜合模塊、輸入/輸出接口等電路。MC68HC908RF2是一個性能良好的遙控無鍵進入(RKE)發(fā)射器的解決方案。

MC68HC908RF2采用高性能M68HC08體系結構；完全與M6805、M146805和M68HC05系列向上目標代碼兼容；4MHz內部總線頻率的最高極限電壓為3.3V，2MHz內部總線頻率的最高極限電壓為1.8V，可由軟件選擇總線頻率；片內有2KB閃存，128BRAM，16bit二信道定時接口模塊；輸入/輸出接口6路可作為鍵盤喚醒中斷，2路用于定時模塊，A端口有3mA吸入能力。

MC68HC908RF2輸出功率為-7～0dBm，數(shù)據速率10kBaud，電源電壓為3～3.7V，發(fā)射模式電源電流為15.1mA，待機模式電源電流為100nA。4.4.2MC68HC908RF2引腳功能與內部結構

MC68HC908RF2采用LQFP-32封裝形式。MC68HC908RF2的內部結構框圖如圖4.4.1所示。

其引腳功能如下：

(1)引腳端24和23：VDD和VSS，電源電壓引腳端。MC68HC908RF2采用單電源工作，VDD和VSS是電源和地引腳端。為了減小噪聲，在VDD和VSS引腳端連接旁路電容。對于CBypass，要選擇高頻陶瓷電容并盡可能貼近電源引腳端，CBulk可選擇大電流旁路電容，以滿足端口引腳端對源高電流電平的要求。

(2)引腳端22和21：OSC1和OSC2，晶體振蕩器引腳端。OSC1和OSC2引腳端連接到一個外部時鐘源或者晶振/陶瓷諧振器。

(3)引腳端26：，外部復位。在引腳端加一個邏輯0電平，MC68HC908RF2進入啟動狀態(tài)，引腳端是雙向的，內部有上拉電阻。允許對整個系統(tǒng)復位。

(4)引腳端25：，外部中斷。這是一個異步外部中斷引腳端。內部有上拉電阻。

(5)引腳端27、28～32、1、2：PTA7、PTA6/KBD6～PTA1/KBD1、PTA0，端口A輸入/輸出引腳端。端口A是一個8位特殊功能端口，與鍵盤中斷共享這些引腳端。端口A的6個引腳(PTA6～PTA1)一旦使能，可以向外部中斷服務編程。這些引腳內部有上拉電阻，端口A為吸收高電流引腳端。

(6)引腳端20、5、4、3：PTB3/TCLK、PTB2/TCH0、PTB1、PTB0/MCLK，端口B輸入/輸出引腳端。端口B是一個4位通用的雙向I/O端口。它的一些引腳和定時器模塊共享。圖4.4.1MC68HC908RF2的內部結構框圖

(7)?UHF發(fā)射器引腳端：在MC68HC908RF2中，與UHF發(fā)射器模塊有關的引腳功能如表4.4.1所示。

1．調諧PLLUHF發(fā)射器模塊

MC68HC908RF2的UHF發(fā)射器由內部微控制器通過幾個數(shù)字輸入引腳端控制其工作在不同的模式。其工作電源電壓范圍為1.9～3.7V，可允許用單鋰電池供電。UHF發(fā)射器的特性有：開關可選擇315MHz、434MHz和868MHz頻帶；OOK和FSK調制方式；輸出功率范圍可調節(jié)；完全集成的VCO；電源電壓范圍為1.9～3.7V；待機電流非常低(0.5nA，在TA=25℃時)；提供數(shù)據時鐘輸出到微控制器；外圍元件少，成本低。UHF發(fā)射器模塊的結構框圖如圖4.4.2所示。圖4.4.2UHF發(fā)射器模塊的結構框圖

1)鎖相環(huán)(PLL)與本機(LO)振蕩器

壓控振蕩器(VCO)是完全集成的張弛振蕩器，相頻檢波器(PFD)和環(huán)路濾波器是完全集成的。輸出頻率=fXTAL×?PLL分頻比，工作頻帶通過BAND引腳端選擇，如表4.4.2所示。

2)

RF輸出級

RF輸出級的輸出電平取決于天線特性和輸出功率。其典型應用遵循歐洲無線電通信標準協(xié)會(ETSI)標準，在REXT引腳端連接一個電阻(REXT)，可控制輸出功率，可以在輸出功率和電流消耗之間取得平衡。內部控制輸出級電壓為VCC?±?2VBE(為VCC?±?1.5V，在TA=25℃時)。

3)調制

如果在MODE引腳端施加一個邏輯低電平，則選擇了OOK調制，由RF輸出級的接通/關斷開關完成OOK調制。在DATA引腳端施加邏輯電平控制輸出級的狀態(tài)，DATA=0，輸出級斷開；DATA=1，輸出級接通。

如果在MODE引腳端施加一個邏輯高電平，則選擇了FSK調制，通過調整基準振蕩器的頻率來完成FSK調制，基準振蕩器的頻率改變由開關轉換外部晶振的負載電容來獲得，如在FSK應用電路中的C9和C6串聯(lián)。在DATA引腳端施加邏輯電平來控制內部開關連接到CFSK引腳端，DATA=0，內部開關斷開；DATA=1，內部開關接通。也就是說，當DATA=0時，致使載波頻率為高；當DATA=1時，致使載波頻率為低。晶振頻率牽引的解決方案意味著RF輸出頻率偏移等于晶振頻率偏移乘以PLL分頻比。

4)微控制器接口

由微控制器控制的4個數(shù)字輸入引腳端(ENABLE、DATA、BAND、MODE)可控制電路工作。推薦在運行電路工作之前，配置芯片的頻帶和調制模式。典型應用中，BAND和MODE輸入引腳端是被連接的，DATACLK輸出一個數(shù)字信號提供給微控制器作為基準頻率。這個頻率等于晶體振蕩器頻率除以64，如表4.4.3所示。5)狀態(tài)機圖4.4.3狀態(tài)機的工作程序

(1)狀態(tài)1：電路在待機模式，僅消耗極少的電源電流。

(2)狀態(tài)2：PLL使能狀態(tài)，PLL在未鎖定狀態(tài)。因此，RF輸出級開關開路，無任何數(shù)據發(fā)射。在DATACLK引腳端的數(shù)據時鐘是可用的。在正常運行中，這個狀態(tài)是過渡狀態(tài)。

(3)狀態(tài)3：PLL在鎖定范圍內，如果t?<?tPLL_LOCK_IN，則PLL仍然在捕獲模式；如果

t≥tPLL_LOCK_IN，則PLL被鎖定。電路準備發(fā)射并等待初始數(shù)據。

(4)狀態(tài)4：DATA引腳端信號的上升沿啟動發(fā)射，數(shù)據信號從DATA引腳端輸入，從RFOUT引腳端輸出，通過在MCDE引腳端施加的電平選擇調制方式。

(5)狀態(tài)5：當檢測到PLL脫離鎖定狀態(tài)時，RF輸出切斷，防止任何數(shù)據發(fā)射。在DATACLK引腳端鎖定的數(shù)據時鐘信號是可用的。

(6)狀態(tài)6：當電源電壓下降到停機極限電壓(VSDWN)時，整個電路斷開；在ENABLE引腳端加上低電平才能脫離這種狀態(tài)。

2．存儲器

MC68HC908RF2的存儲器(Memory)包括2031位用戶閃存、128位RAM、14位用戶定義的閃存向量和768位監(jiān)控ROM。$7FEF地址是生產廠商保留的，詳細性能和使用可參考摩托羅拉公司提供的相應技術資料。

3．配置寄存器

配置寄存器(ConfigurationRegister，CONFIG)用于各種操作的初始化，推薦在每一次復位之后寫入一次。配置寄存器的位置在$001F。

配置寄存器使能或者不使能下列選項：

停機模式恢復時間(32CGMXCLK周期或4096CGMXCLK周期)，COP暫停周期(218～24或213～24CGMXCLK周期)，STOP指令，計算機操作模塊(COP)，低電壓限制模塊控制。

4．中央處理器

MC68HC908RF2的中央處理器采用增強型，M68HC08CPU完全與M68HC05CPU兼容。詳細技術性能請參考摩托羅拉公司的技術手冊。MC68HC908RF2的主要技術特點為：目標代碼完全與M68HC05系列CPU向上兼容；16位堆棧指示器使用堆棧操作指令；16位指針寄存器使用X-寄存器操作指令；8MHzCPU內部總線頻率；64KB編程/數(shù)據存儲器空間；16位尋址方式；存儲器到存儲器數(shù)據傳輸不使用累加器；快速的8位和16位指令；增強型二進制碼-十進制(BCD)數(shù)據處理；低功耗停止和等待模式。

5．內部時鐘發(fā)生器模塊

MC68HC908RF2的內部時鐘發(fā)生器(InternalClockGenerator，ICG)模塊包含有：內部時鐘發(fā)生器(InternalClockGenerator)、外部時鐘發(fā)生器(ExternalClockGenerator)、時鐘使能電路(ClockEnableCircuit)、時鐘監(jiān)控/開關電路(ClockMonitor/SwitcherCircuit)和時鐘選擇電路(ClockSelectionCircuit)。

6．鍵盤/外部中斷模塊

MC68HC908RF2的鍵盤/外部中斷模塊(Keyboard/ExternalInterruptModule)包含有：向量解碼器(VectorFetchDecoder)、中斷請求鎖定(IRQ1Latch)、同步(Synchronizer)、鍵盤中斷請求(KeyboardInterruptRequest)、高電壓檢測(HighVoltageDetect)、內部上拉(InternalPullupDevice)等觸發(fā)器和門電路。

7．低電壓約束模塊

MC68HC908RF2的低電壓約束模塊(Low-VoltageInhibit，LVI)包含有能隙基準電路和2個比較器。當MC68HC908RF2運行正常時，LVI模塊監(jiān)控VDD電壓，當VDD下降到極限電壓VLVR時，LVI模塊發(fā)出復位信號。該模塊的主要功能是低電壓檢測和低電壓復位，用戶可用于停機模式配置。

8．輸入/輸出端口

MC68HC908RF2采用LQFP-32引腳封裝形式，有12個雙向輸入/輸出引腳，形成2個并行端口，所有引腳可編程為輸入或輸出方式，端口APTA6～PTA1位已經作為鍵盤喚醒中斷引腳并且內部有上拉電阻。4.4.3MC68HC908RF2應用電路

1．OOK應用電路

飛思卡爾推薦的MC68HC908RF2OOK調制應用電路如圖4.4.4所示。該電路的載波頻率fCarrier=433.92MHz。不同頻率的應用電路其元器件參數(shù)如表4.4.4～表4.4.6所示。圖4.4.4MC68HC908RF2OOK應用電路

2．射頻輸出功率測量

射頻輸出功率測量電路如圖4.4.5所示，圖中使用50Ω負載直接連接到RFOUT引腳端，圖(a)所示的電路結構在輸出功率范圍內有很好的效率和諧波抑制，圖(b)所示的電路為RFOUT引腳端的等效電路和輸出匹配網絡，圖中標出的元件值為工作在434MHz頻帶的元件值。負載電阻的大小影響輸出功率。圖4.4.5射頻輸出功率測量電路

4.5TX6001OOK/ASK868.35MHz發(fā)射電路

4.5.1TX6001主要技術特性

TX6001是一種單片發(fā)射器芯片，工作頻率為868.15～868.55MHz，調制類型為OOK/ASK，數(shù)據傳輸速率可達115.2kb/s，發(fā)射輸出功率為0.75mW，電源電壓為2.7～3.5V，發(fā)射模式工作電流為12mA，休眠模式電流為0.75μA，工作溫度范圍為-40～+85℃，符合ETSII-ETS300220規(guī)范要求以及類似標準，適合高穩(wěn)定、小尺寸、低功耗、低價格的短距離無線控制和應用。4.5.2TX6001引腳功能與內部結構

1．TX6001引腳功能

TX6001采用SM-20H封裝，各引腳功能如下所述。

引腳1：GND1，RF地。GND2與GND3應采用導線或低阻抗的印制板導線相連。

引腳2：VCC1，輸出放大器和基帶電路電源。通過一個RF去耦磁環(huán)與電源相連，其中，去耦磁環(huán)接一個RF電容旁路。其他詳情請參閱VCC2(16腳)。

引腳3～7：NC，印制電路板可接地或懸空。引腳8：TXMOD，調制輸入。在引腳端內部有類似于一個二極管和一個電阻串聯(lián)的結構。RF輸出電壓與此引腳端的電流成比例。RF輸出電壓峰值用一串聯(lián)電阻調節(jié)，該調節(jié)電阻的誤差為5%。最大飽和輸出功率需450μA輸入電流。

在ASK模式，當此引腳端的調制輸入電流小于10μA時，有最小輸出功率。在ASK模式，此引腳端接收的是模擬調制信號(尖脈沖或非尖脈沖)。在實際應用中，ASK調制脈沖寬度為8.7μs或更長。在低功耗(休眠)模式，此引腳端驅動電阻必須很低。在OOK模式，當振蕩器停振時，輸入信號小于220mV。在3V電源電壓下，輸出功率峰值Po約為Po?=?4.8(ITXM)2。在OOK模式，此引腳端通常由一邏輯電平數(shù)據輸入(非尖脈沖)驅動。在實際應用中，使用200μs或更長的脈沖。

引腳9：NC，印制電路板可接地或懸空。

引腳10：GND2，芯片地。此引腳應采用導線或低阻抗的印制板導線與GND1相連。

引腳11～15：NC，印制電路板可接地或懸空。

引腳16：VCC2，控制電路電源，外接RF旁路電容。引腳17(18)：CNTRL1(CNTRL0)，發(fā)射/休眠模式控制。CNTRL1為高阻態(tài)輸入(與CMOS兼容)。邏輯低電平為0～300mV，邏輯高電平為VCC-300mV或更高，但不應超過VCC+200mV。邏輯高電平需40μA的電源，邏輯低電平則需25μA(休眠模式下為1μA)。此引腳必須維持在邏輯電平，不能懸空。

引腳19：GND3，芯片地。同GND2。

引腳20：RFIO，RF輸入/輸出。此引腳端與SAW濾波器變頻器直接相連。天線阻抗為35～72Ω，用一個串聯(lián)的線圈可以與引腳端匹配。為了ESD保護，RFIO引腳端必須有一個到地的DC通道。

2．TX6001內部結構

TX6001內部結構框圖如圖4.5.1所示。該芯片內包含有：SAW諧振器、SAW濾波器、RF放大器、調制和偏置控制等電路。RF輸出端RFIO阻抗范圍為35～75Ω，外接一個天線串聯(lián)匹配線圈和一個并聯(lián)的ESD保護線圈。SAW諧振器和發(fā)射放大器1組成振蕩器，要發(fā)射的數(shù)字信號經TXMOD端輸入，調制后由發(fā)射放大器2放大，經SAW濾波器濾波后輸出。發(fā)射器有3個工作模式：ASK發(fā)射、OOK發(fā)射和低功耗(休眠)。模式控制由CNTRL0和CNTRL1完成，設置CNTRL1為“高電平”，CNTRL0為“低電平”，芯片工作在ASK發(fā)射模式下；設置CNTRL1為“低電平”，CNTRL0為“高電平”，芯片工作在OOK發(fā)射模式下；設置CNTRL1和CNTRL0都為“低電平”，芯片工作在低功耗模式下。圖4.5.1TX6001內部結構框圖天線的外部RF部件對于發(fā)射芯片是必要的，天線阻抗范圍為35～72Ω，它外接一個串聯(lián)匹配線圈和一個并聯(lián)的ESD保護線圈(ESD保護需一條從RFIO到地的直流通道)，能對RFIO進行滿意的匹配。對于某些阻抗來說，天線則可能需要2～3個元件進行匹配，如需要2個電感和1個電容。

發(fā)射電路中使用SAW耦合諧振器。發(fā)射芯片操作支持兩種調制模式，即OOK和ASK模式。OOK模式下，“1”脈沖之間的信號將不被傳輸；ASK模式下，“1”脈沖代表發(fā)射的電平能量較高，“0”脈沖則代表發(fā)射的電平能量較低。OOK調制與第一代ASH(Amplifier-SequencedHybrid，時序放大器)技術兼容，同時能量損耗也很低。ASK調制則必須用于高數(shù)據速率模式(數(shù)據脈沖寬度應小于200μs)，它減小了其他形式干擾的影響，而且允許發(fā)射尖脈沖來控制調制帶寬。模式的選擇由CNTRL0和CNTRL1模式控制端完成。在OOK模式時，如果TXMOD輸入電壓小于220mV，則SAW諧振器和發(fā)射放大器1就會停止工作，數(shù)據速率被諧振器的40μs開關次數(shù)限制(諧振器周期的理想值為12μs和6μs)。在ASK模式下，TXA1被連續(xù)偏置為接通狀態(tài)，TXA2的輸出由TXMOD輸入電流調制。當調制驅動電路得到TXMOD的輸出電流小于10μA時，ASK模式有最小輸出功率。

RF放大器的輸出功率與TXMOD的輸入電流成比例，其中用一個串聯(lián)電阻調節(jié)芯片輸入功率的峰值，產生最大飽和輸出功率需要450μA的輸入電流。芯片有三種模式：ASK發(fā)射、OOK發(fā)射和低功耗，它們由調制和偏置控制電路的CNTRL1和CNTRL0端控制。CNTRL1為高電平，CNTRL0為低電平時，為ASK發(fā)射模式；CNTRL1為低電平，CNTRL0為高電平時，為OOK發(fā)射模式；二者均為低電平時，為低功耗(休眠)模式。CNTRL1和CNTRL0輸入與CMOS兼容，輸入端必須維持在一個邏輯電平，不能懸空。另外，這些端口電壓應隨電源電壓的接通而上升。

4.5.3TX6001應用電路

TX6001的OOK和ASK應用電路如圖4.5.2和圖4.5.3所示。兩個應用電路所用元器件的參數(shù)值如表4.5.1所示。圖4.5.2TX6001OOK調制發(fā)射電路圖4.5.3TX6001ASK調制發(fā)射電路

4.6DK1002R868MHzOOK接收模塊

4.6.1DK1002R主要技術特性

DK1002R是遙控無鍵進入系統(tǒng)的接收器模塊，它采用RF2919接收器芯片和滾動碼解碼器(RollingCodeDecoder)芯片組成，天線印制在印制電路板上。DK1002R的工作頻率范圍為868MHz，接收(RX)靈敏度為-104dBm，電源電壓為4.6～9.0V，電源電流消耗為20.0mA，基準頻率為13.410MHz。

DK1002R與DK1002T發(fā)射器模塊配套使用，適合在無鍵進入系統(tǒng)、無線安全系統(tǒng)、遠距離監(jiān)控和遙控中應用。4.6.2DK1002R內部結構

DK1002R內部結構框圖如圖4.6.1所示，包含接收器芯片RF2919、滾動碼解碼器、中頻濾波器(IFFilter)、晶振和天線(Antenna)。圖4.6.1DK1002R內部結構框圖4.6.3DK1002R應用電路

DK1002R模塊內部電路的電原理圖如圖4.6.2所示。該接收器工作在868MHz，解碼器的型號為HCS512，晶振頻率為13.410MHz，印制電路板設計如圖4.6.3和圖4.6.4所示。

在接收器上有一個開關控制電源接通或斷開，有一個按鈕用來學習發(fā)射器。在接收器PCB板上有6個發(fā)光二極管LED，其功能為：①?LED是接收器的電源接通指示；②?LED在接收器正常操作期間接收一個信號時，接收器學習發(fā)射器過程中產生閃爍指示；③有3個LED標記為“S1”、“S2”、“S3”，使其發(fā)光，作為發(fā)射器信號的通信按鈕；④標志為“VLOW”的LED用來指示低電池，發(fā)光時，指示需要更換電池。最初，接收器不認識發(fā)射器，必須先學習發(fā)射器，接收器按下列程序完成學習過程。

首先接收器安裝好9V電池，移動開關到“ON”位置，接收器通電，發(fā)光二極管LED亮。然后使發(fā)射器工作，接收器的“LEARN”LED閃爍，這時接收器解碼一個發(fā)射器的信號。觀察對應發(fā)射器信號強度指示發(fā)光二極管LED亮。蜂鳴器在發(fā)射器通信減弱時作用。圖4.6.2DK1002R模塊內部電路的電原理圖圖4.6.3DK1002R模塊的PCB板元器件布局圖圖4.6.4DK1002R模塊印制電路板圖

4.7RX6501868.35MHzOOK接收電路

4.7.1RX6501主要技術特性

RX6501是一種單片接收器芯片，適合高穩(wěn)定、小尺寸、低功耗、低價格的短距離無線控制和數(shù)據傳輸應用，發(fā)射器配套芯片為TX6001，符合ETSII-ETS300220規(guī)范和類似標準要求。

RX6501的工作頻率為868.15～868.55MHz；可接收數(shù)字OOK調制信號；數(shù)據傳輸速率可達19.2kb/s；接收靈敏度為-98dBm；電源電壓為2.7～3.5V；接收模式下工作電流為

4.25mA，休眠模式下電流為0.75μA；工作溫度范圍為-40～+85℃。4.7.2RX6501引腳功能與內部結構

1．RX6501引腳功能

RX6501采用SM-20H封裝，各引腳功能如下所述。

引腳1：GND1，RF地。GND2與GND3采用短的導線或低感應系數(shù)的印制板導線相連。

引腳2：VCC1，接收器基帶電路電源正端。它常通過一個RF去耦鐵芯與電源相連。電源必須采用RF旁路電容。

引腳3：RFA1，使能第1級RF放大器為高增益模式。這個引腳端通常連接到VCC。

引腳4：NC，空腳。引腳5：BBOUT，接收器基帶輸出端。在BBOUT與CMPIN間使用±10%陶瓷電容器，通過一個為內部數(shù)據限幅器工作的耦合電容CBBO來驅動CMPIN引腳端。時間常量為tBBC?=?0.064CBBO式中：tBBC的單位為μs；CBBO的單位為pF。時間常量應隨電源電壓、溫度等參數(shù)的變化而在tBBC～1.8tBBC間變化。最佳時間常數(shù)取決于數(shù)據速率、數(shù)據長度和其他因素。在最大信號脈沖寬度SPMAX內，一般的標準應是在電壓下降不超過20%時設置時間常量。由此有：CBBO?=?70SPMAX最大信號脈沖寬度的單位是μs。此引腳端的輸出能驅動一個外部數(shù)據恢復處理器(DSP等)，標稱輸出阻抗為1kΩ。當RF放大器的工作占空比為50%時，BBOUT信號變化為10mV/dB，峰-峰值電壓超過685mV。占空比降低時，mV/dB斜率和峰-峰值電壓也會相應減小。BBOUT信號電壓值為1.1V，在電源電壓、溫度等因素下有微小變化，所以它應以耦合電容與外部負載相連。在并聯(lián)的負載阻抗范圍為50～500kΩ時，和其并聯(lián)的電容不應大于10pF。當一個外部處理器用于AGC時，BBOUT必須用分離的串聯(lián)電容與外部數(shù)據恢復處理器和CMPIN耦合。AGC的復位功能是由CMPIN信號驅動的。當收發(fā)機在低功耗(休眠)模式時，輸出阻抗將會很高，以保持耦合電容電荷。引腳6：CMPIN，內部數(shù)據限幅器輸入。通過一耦合電容由BBOUT輸出信號驅動，輸入阻抗為70～100kΩ。

引腳7：RXDATA，接收器數(shù)據輸出端，可以驅動一個10pF電容和一個500kΩ電阻的并聯(lián)負載。此引腳端峰值電流隨低通濾波器截止頻率的增加而增加。在低功耗或休眠模式下，引腳端成為高阻態(tài)。如果需要，此引腳在高阻態(tài)時，可用一個1000kΩ的上拉電阻或下拉電阻確定邏輯電平。如果使用上拉電阻，則將連接電源正端，電源電壓應不高于VCC+200mV。

引腳8：NC，此引腳應懸空或接地。引腳9：LPFADJ，接收器低通濾波器帶寬調節(jié)。低通濾波器帶寬通過電阻RLPF調節(jié)。電阻RLPF連接在此引腳端與接地之間，RLPF阻值范圍為330～820Ω。濾波器3dB帶寬fLPF為4.5～1.8MHz，RLPF的阻值由下式給出：阻值誤差為±5%。電源電壓、溫度等因素變化時，濾波器頻帶變化范圍應為fLPF～1.3fLPF。濾波器還提供一個3級、0.05度等紋響應。RXDATA輸出的電流峰值隨濾波器帶寬成比例增加。引腳10：GND2，芯片地。應采用短的導線或低感應系數(shù)的印制板導線與GND相連。

引腳11：RREF，外接基準電阻。阻值為100kΩ的基準電阻連接在此引腳端與地之間，誤差范圍應為±1%。為維持電流源的穩(wěn)定，使地、VCC與此節(jié)點間的總電容低于5pF是很重要的。如果THLD1和THLD2通過一阻值小于1.5kΩ的電阻與RREF相連，則此節(jié)點的電容加上RREF節(jié)點電容不應大于5pF。

引腳12：NC，此引腳應懸空或接地。引腳13：THLD1，數(shù)據限幅器1的閾值設置。此引腳通過一接至RREF的電阻RTH1設置標準數(shù)據限幅器DS1的閾值，閾值隨著電阻值的增加而增加。如果直接將此引腳接至RREF，那么閾值為0。如果THLD2未被使用，則電阻值為0～100kΩ，THLD1電壓范圍為0～90mV。阻值大小由下式給出：RTH1=1.11VTH

阻值誤差為±1%。引腳11：RREF，外接基準電阻。阻值為100kΩ的基準電阻連接在此引腳端與地之間，誤差范圍應為±1%。為維持電流源的穩(wěn)定，使地、VCC與此節(jié)點間的總電容低于5pF是很重要的。如果THLD1和THLD2通過一阻值小于1.5kΩ的電阻與RREF相連，則此節(jié)點的電容加上RREF節(jié)點電容不應大于5pF。

引腳12：NC，此引腳應懸空或接地。引腳13：THLD1，數(shù)據限幅器1的閾值設置。此引腳通過一接至RREF的電阻RTH1設置標準數(shù)據限幅器DS1的閾值，閾值隨著電阻值的增加而增加。如果直接將此引腳接至RREF，那么閾值為0。如果THLD2未被使用，則電阻值為0～100kΩ，THLD1電壓范圍為0～90mV。阻值大小由下式給出：RTH1=1.11VTH阻值誤差為±1%。引腳14：PRATE，脈沖上下沿設置。電阻RPR接地。tPR1用51～2000kΩ的電阻設置在0.1～5μs的范圍。RPR的阻值大小由下式給出：RPR=?404tPR1?+?10.5阻值誤差范圍為±5%。當PWIDTH通過1M電阻接至VCC時，RF放大器的工作占空比為50%，有利于以高數(shù)據速率工作。RFA1的周期tPRC用一阻值范圍為11～220kΩ的PRATE外接電阻設置在0.1～1.1μs的范圍。RPR阻值大小由下式給出：RPR=?198tPRC-?8.51阻值誤差為±5%。為維持穩(wěn)定，使此引腳與VCC、地間的總電容小于5pF是很重要的。引腳15：PWIDTH，脈沖寬度設置。此引腳設置RFA1的接通脈沖寬度tPW1，它是由一個接地電阻RPW實現(xiàn)的(RFA2的接通脈沖寬度tPW2為1.1tPW1)。tPW1能用一電阻范圍為200～390kΩ的電阻在0.55～1μs的范圍內調節(jié)。RPW由下式給出：RPW?=?404tPW1-18.6阻值范圍為±5%。當此引腳通過1MΩ電阻與VCC相連時，RF放大器的工作占空比為50%，有利于高數(shù)據速率工作。因此RF放大器的接通時間是由PRATE電阻控制的。為維持穩(wěn)定性，應使引腳與VCC、地之間的電容小于5pF。當在休眠模式下以高數(shù)據速率工作時，此引腳與CNTRL1(17腳)的連接電阻應為1MΩ，這樣引腳電壓才會較低。引腳16：VCC2，RF部分電源。此引腳必須接一旁路電容，電容必須是1～10μF的鉭電容或電解電容。

引腳17(18)：CNTRL1(CNTRL0)，接收/休眠模式控制。CNTRL1為高阻態(tài)輸入(與CMOS兼容)，邏輯低電平為0～300mV，邏輯高電平為VCC-300mV或更高，但不應超過VCC+200mV。邏輯高電平需40μA的電源，邏輯低電平則需25μA(休眠模式為1μA)。此引腳必須維持在邏輯電平。在接通后，CNTRL1與CNTRL0電壓應隨VCC上升直至VCC為2.7V。

引腳19：GND3，芯片地。同GND2。

引腳20：RFIO，RF輸入/輸出。此腳與SAW濾波器的傳感器直接相連。

2．RX6501內部結構與工作原理

RX6501的內部結構框圖如圖4.7.1所示。圖4.7.1RX6501的內部結構框圖該芯片內包含有：SAW濾波器、SAW延遲線、RF放大器、檢波器、數(shù)據限幅器、低通濾波器等電路。RFIO的阻抗范圍為35～75Ω，外接一個天線串聯(lián)匹配線圈和一個并聯(lián)的ESD保護線圈。RF信號經SAW濾波器到達射頻放大器RFA1。RFA1包括飽和啟動檢測(AGC設置)，可在增益35～5dB之間轉換(增益選擇)。AGC的設置為輸入到AGC控制電路，增益選擇從AGC控制電路輸出。RFA1(和RFA2)的接通/斷開控制是由脈沖發(fā)生器和RF放大器偏置電路產生的。RFA1輸出到SAW延遲線，SAW延遲線有一標準的0.5μs的延時。第2級射頻放大器RFA2的增益為51dB。檢波器輸出驅動回轉濾波器，濾波器提供一個3級、0.05度等紋波低通濾波器響應。濾波器的3dB帶寬能用一個外接電阻設置在4.5kHz～

1.8MHz。濾波器的輸出由基帶放大器放大后到BBOUT端。當接收器RF放大器工作在50%占空比時，BBOUT端信號變化大約是10mV/dB，峰-峰值信號電平達到685mV。對于較低的占空比，mV/dB斜率和峰-峰值信號電平按比例減少。BBOUT的輸出信號通過串聯(lián)的電容耦合到CMPIN輸入端或者外接的數(shù)據恢復處理器(DSP等)。當接收器設置為低功耗(休眠)模式時，BBOUT端的輸出阻抗為高阻狀態(tài)。數(shù)據限幅器DS1是一個電容耦合可調閾值的比較器。比較器的限制電平為0～90mV，由在RFEF和THLD1端之間的電阻設置。閾值為零，靈敏度最好。DS1在RXDATA端輸出數(shù)字信號。

接收器的放大器時序操作是由脈沖發(fā)生器和RF放大器偏置控制的，在運行中由PRATE和PWIDTH端外接電阻與來自偏置控制電路的低功耗(休眠)控制信號控制。

接收器有兩種工作模式：接收和低功耗(休眠)，由CNTR1和CNTR0端控制。CNTR1和CNTR0為高時，接收器工作在接收模式；CNTR1和CNTR0為低時，接收器工作在低功耗模式。接收芯片的核心是時序放大器的接收部分，它在不需任何屏蔽或去耦裝置的情況下能為RF和檢波器提供100dB以上的穩(wěn)定增益，穩(wěn)定性的獲得是以分散整個時間上的RF增益為代價的，這與超外差接收電路以分散多個頻率來獲得增益形成了對照。RF放大器RFA1和RFA2的偏置是由一個脈沖波發(fā)生器控制的，這兩個放大器是由一根SAW(表面聲波)延遲線連接的，這根延遲線有0.5μs的典型延遲時間。一個RF信號首先經窄帶SAW濾波器，然后進入RFA1。脈沖波發(fā)生器使RFA1工作0.5μs，而后放大器信號通過延遲線從RFA1進入RFA2輸入端。此時RFA1關閉，RFA2工作0.55μs，進一步放大RF信號。為了確保芯片極好的穩(wěn)定性，RFA1與RFA2并不同時工作。RFA2的開啟時間通常為RFA1的1.1倍，這相當于通過展寬從RFA1來的脈沖信號抵消由于SAW延遲線濾波帶來的影響。窄帶SAW濾波器消除了芯片通帶以外的邊帶采樣響應，并且同延遲線一起工作，從而提供給芯片非常高的抑制比。連續(xù)放大接收芯片的RF放大器幾乎能不停地開關，允許非?？焖俚牡凸?休眠)和喚醒轉換，而且兩個RF放大器能在工作時斷開以去除芯片的噪聲，從而使平均電流損耗更低。為了降低在RFA1持續(xù)工作時的噪聲影響，在RFA1的前面設置了一個衰減值約為10log的衰減器，占空比為RFA1接通時間的平均量(約50%)。由于它本身是一個采樣接收器，因此，它在RFA1兩次接通之間應該至少對最窄的RF數(shù)據脈沖采樣10次。另外，檢測數(shù)據脈沖時應加入邊緣去抖動，這也是很重要的。天線這個外部RF部件對于接收芯片是必要的，天線阻抗范圍為35～72Ω，它外接一個串聯(lián)匹配線圈和一個并聯(lián)的ESD保護線圈，能對RFIO進行匹配。對于某些阻抗的天線，則可能需要2～3個元件進行匹配，例如需要兩個電感和一個電容。

RF接收信號經