42-計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)

計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第1頁(yè)第三十一講主講教師：趙宏偉課時(shí)：64多級(jí)結(jié)構(gòu)存放器系統(tǒng)概述和主存放器第7章計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第2頁(yè)多級(jí)結(jié)構(gòu)存放器系統(tǒng)概述和主存放器多級(jí)結(jié)構(gòu)存放器系統(tǒng)概述主存放器部件組成和設(shè)計(jì)主存放器概述動(dòng)態(tài)存放器原理靜態(tài)存放器原理存放器組織教學(xué)計(jì)算機(jī)內(nèi)存放器實(shí)例提升儲(chǔ)存器系統(tǒng)性能路徑本章主要內(nèi)容多級(jí)結(jié)構(gòu)存放器系統(tǒng)概述主存放器部件組成和設(shè)計(jì)主存放器概述動(dòng)態(tài)存放器原理靜態(tài)存放器原理存放器組織教學(xué)計(jì)算機(jī)內(nèi)存放器實(shí)例提升儲(chǔ)存器系統(tǒng)性能路徑3計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第3頁(yè)存放器系統(tǒng)概念與目標(biāo)輸入設(shè)備輸出設(shè)備外存設(shè)備主存放器入出接口和總線(xiàn)高速緩存控

制

器運(yùn)

算

器P1974計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第4頁(yè)存放器系統(tǒng)概念與目標(biāo)存放器作用計(jì)算機(jī)中用來(lái)存放程序和數(shù)據(jù)部件，是馮.諾依曼結(jié)構(gòu)計(jì)算機(jī)主要組成程序和數(shù)據(jù)共同特點(diǎn):二進(jìn)制位串存放器要求能夠有兩個(gè)穩(wěn)定狀態(tài)來(lái)表示二進(jìn)制中“0”和“1”輕易識(shí)別，兩個(gè)狀態(tài)能方便地進(jìn)行轉(zhuǎn)換幾個(gè)慣用存放介質(zhì):磁介質(zhì)、觸發(fā)器、電容、光盤(pán)存放器系統(tǒng)概念與目標(biāo)存放器作用 計(jì)算機(jī)中用來(lái)存放程序和數(shù)據(jù)部件，是馮.諾依曼結(jié)構(gòu)計(jì)算機(jī)主要組成程序和數(shù)據(jù)共同特點(diǎn):二進(jìn)制位串存放器要求能夠有兩個(gè)穩(wěn)定狀態(tài)來(lái)表示二進(jìn)制中“0”和“1”輕易識(shí)別，兩個(gè)狀態(tài)能方便地進(jìn)行轉(zhuǎn)換幾個(gè)慣用存放介質(zhì):磁介質(zhì)、觸發(fā)器、電容、光盤(pán)5計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第5頁(yè)存放器系統(tǒng)概念與目標(biāo)存放器追求目標(biāo)盡可能快存取速度：應(yīng)能基本滿(mǎn)足CPU對(duì)數(shù)據(jù)要求盡可能大存放空間：能夠滿(mǎn)足程序?qū)Υ娣趴臻g要求盡可能低單位成本：（價(jià)格/位）在用戶(hù)能夠承受范圍內(nèi)怎么實(shí)現(xiàn)這個(gè)目標(biāo)？用多級(jí)結(jié)構(gòu)存放器把要用程序和數(shù)據(jù)，按其使用緊迫程度分段調(diào)入存放容量不一樣、運(yùn)行速度不一樣存放器中，并由硬軟件系統(tǒng)統(tǒng)一調(diào)度管理比如三級(jí)結(jié)構(gòu)存放器：cache－主存－虛存存放器系統(tǒng)概念與目標(biāo)存放器追求目標(biāo)盡可能快存取速度：應(yīng)能基本滿(mǎn)足CPU對(duì)數(shù)據(jù)要求盡可能大存放空間：能夠滿(mǎn)足程序?qū)Υ娣趴臻g要求盡可能低單位成本：（價(jià)格/位）在用戶(hù)能夠承受范圍內(nèi)怎么實(shí)現(xiàn)這個(gè)目標(biāo)？ 用多級(jí)結(jié)構(gòu)存放器把要用程序和數(shù)據(jù)，按其使用緊迫程度分段調(diào)入存放容量不一樣、運(yùn)行速度不一樣存放器中，并由硬軟件系統(tǒng)統(tǒng)一調(diào)度管理比如三級(jí)結(jié)構(gòu)存放器：cache－主存－虛存6計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第6頁(yè)多級(jí)結(jié)構(gòu)存放器系統(tǒng)選取生產(chǎn)與運(yùn)行成本不一樣、存放容量不一樣、讀寫(xiě)速度不一樣各種存放介質(zhì)，組成一個(gè)統(tǒng)一存放器系統(tǒng)，使每種介質(zhì)都處于不一樣地位，發(fā)揮不一樣作用，充分發(fā)揮各自在速度、容量、成本方面優(yōu)勢(shì)，從而到達(dá)最優(yōu)性能價(jià)格比，以滿(mǎn)足使用要求。比如:用容量更小但速度最快SRAM芯片組成CACHE，容量較大速度適中DRAM芯片組成MAINMEMORY，用容量特大但速度較慢磁盤(pán)設(shè)備組成VIRTUALMEMORY。P1977計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第7頁(yè)多級(jí)結(jié)構(gòu)存放器系統(tǒng)8計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第8頁(yè)程序運(yùn)行局部性原理程序運(yùn)行局部性原理表現(xiàn)在三方面 時(shí)間方面:在一小段時(shí)間內(nèi)，最近被訪(fǎng)問(wèn)過(guò)程序和數(shù)據(jù)很可能再次被訪(fǎng)問(wèn)，比如:程序循環(huán) 空間方面:在空間上這些被訪(fǎng)問(wèn)程序和數(shù)據(jù)往往集中在一小片存放區(qū)，比如:數(shù)組存放 指令執(zhí)行次序方面:在訪(fǎng)問(wèn)次序上，指令次序執(zhí)行比轉(zhuǎn)移執(zhí)行可能性大(大約5:1)合理地把程序和數(shù)據(jù)分配在不一樣存放介質(zhì)中P1989計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第9頁(yè)多級(jí)結(jié)構(gòu)存放器之間應(yīng)滿(mǎn)足標(biāo)準(zhǔn)P198一致性標(biāo)準(zhǔn) 同一個(gè)信息能夠處于不一樣層次存放器中,此時(shí),這一信息在幾個(gè)級(jí)別存放器中應(yīng)保持相同值。包含性標(biāo)準(zhǔn) 處于內(nèi)層信息一定被包含在其外層存放器中,反之則不成立,即內(nèi)層存放器中全部信息是其相鄰?fù)鈱哟娣牌髦幸徊糠中畔?fù)制品。10計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第10頁(yè)微電子技術(shù)發(fā)展趨勢(shì)CPU與DRAM性能比較11計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第11頁(yè)當(dāng)代計(jì)算機(jī)中存放層次利用程序局部性原理以最低廉價(jià)格提供盡可能大存放空間以最快速技術(shù)實(shí)現(xiàn)高速存放訪(fǎng)問(wèn)12計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第12頁(yè)多級(jí)結(jié)構(gòu)存放器系統(tǒng)概述主存放器部件組成和設(shè)計(jì)主存放器概述動(dòng)態(tài)存放器原理靜態(tài)存放器原理存放器組織教學(xué)計(jì)算機(jī)內(nèi)存放器實(shí)例提升儲(chǔ)存器系統(tǒng)性能路徑本章主要內(nèi)容多級(jí)結(jié)構(gòu)存放器系統(tǒng)概述主存放器部件組成和設(shè)計(jì)主存放器概述動(dòng)態(tài)存放器原理靜態(tài)存放器原理存放器組織教學(xué)計(jì)算機(jī)內(nèi)存放器實(shí)例提升儲(chǔ)存器系統(tǒng)性能路徑13計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第13頁(yè)計(jì)算機(jī)中存放正處于運(yùn)行中程序和數(shù)據(jù)(或一部分)部件，經(jīng)過(guò)地址、數(shù)據(jù)、控制三類(lèi)總線(xiàn)與CPU等其它部件連通。地址總線(xiàn)AB位數(shù)決定了可尋址最大內(nèi)存空間數(shù)據(jù)總線(xiàn)DB位數(shù)與工作頻率乘積正比于最高數(shù)據(jù)入出量控制總線(xiàn)CB指出總線(xiàn)周期類(lèi)型和此次讀寫(xiě)操作完成時(shí)刻MainMemoryABk位（給出地址）DBn位（傳送數(shù)據(jù)）比如:k=32位n=64位主存放器概述WRITEREADY地址總線(xiàn)

AB

位數(shù)決定了可尋址最大內(nèi)存空間數(shù)據(jù)總線(xiàn)DB

位數(shù)與工作頻率乘積正比于最高數(shù)據(jù)入出量控制總線(xiàn)

CB

指出總線(xiàn)周期類(lèi)型和此次讀寫(xiě)操作完成時(shí)刻READCPUMainMemory計(jì)算機(jī)中存放正處于運(yùn)行中程序和數(shù)據(jù)(或一部分)部件,經(jīng)過(guò)地址、數(shù)據(jù)、控制三類(lèi)總線(xiàn)與CPU等其它部件連通。ABk位（給出地址）DB

n位（傳送數(shù)據(jù)）比如:k=32位n=64位P20014計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第14頁(yè)讀過(guò)程:給出地址給出片選與讀命令保留讀出內(nèi)容寫(xiě)過(guò)程:給出地址給出片選與數(shù)據(jù)給出寫(xiě)命令主存放器讀寫(xiě)過(guò)程主存放體數(shù)據(jù)存放器地址存放器/WE/CS0/CS1讀過(guò)程:給出地址給出片選與讀命令保留讀出內(nèi)容寫(xiě)過(guò)程:給出地址給出片選與數(shù)據(jù)給出寫(xiě)命令主存放體15計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第15頁(yè)主要技術(shù)指標(biāo)存取時(shí)間通慣用讀寫(xiě)一個(gè)存放單元所需時(shí)間度量，即讀寫(xiě)速度存放周期連續(xù)兩次讀寫(xiě)存放單元所需時(shí)間間隔大于讀寫(xiě)一次存放單元存取時(shí)間存放容量通慣用組成存放器字節(jié)（8位）或者字?jǐn)?shù)（2、4.8個(gè)字節(jié)）表述多數(shù)計(jì)算機(jī)能在邏輯上同時(shí)支持按字節(jié)或者字讀寫(xiě)存放器主存放器概述主要技術(shù)指標(biāo)存取時(shí)間通慣用讀寫(xiě)一個(gè)存放單元所需時(shí)間度量，即讀寫(xiě)速度存放周期連續(xù)兩次讀寫(xiě)存放單元所需時(shí)間間隔大于讀寫(xiě)一次存放單元存取時(shí)間存放容量通慣用組成存放器字節(jié)（8位）或者字?jǐn)?shù)（2、4.8個(gè)字節(jié)） 表述多數(shù)計(jì)算機(jī)能在邏輯上同時(shí)支持按字節(jié)或者字讀寫(xiě)存放器16計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第16頁(yè)半導(dǎo)體存放器分類(lèi)17計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第17頁(yè)計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第三十二講課時(shí):64主講教師:趙宏偉計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第18頁(yè)靜態(tài)和動(dòng)態(tài)RAM芯片特征SRAMDRAM存放信息觸發(fā)器電容破壞性讀出非是需要刷新不要需要送行列地址同時(shí)送分兩次送運(yùn)行速度快慢集成度低高發(fā)燒量大小存放成本高低19計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第19頁(yè)動(dòng)態(tài)存放器,是用金屬氧化物半導(dǎo)體（MOS）單個(gè)MOS管來(lái)存放一個(gè)二進(jìn)制位（bit）信息。信息被存放在MOS管T源極寄生電容CS中,比如,用CS中存放有電荷表示1,無(wú)電荷表示0。動(dòng)態(tài)存放器讀寫(xiě)原理動(dòng)態(tài)存放器,是用金屬氧化物半導(dǎo)體（MOS）單個(gè)MOS管來(lái)存放一個(gè)二進(jìn)制位（bit）信息。信息被存放在MOS管T源極寄生電容CS中,比如,用CS中存放有電荷表示1,無(wú)電荷表示0。++-

-字線(xiàn)位線(xiàn)高,T導(dǎo)通,低,T截止。VDDCS柵極源極漏極充電T放電經(jīng)過(guò)電容C

有S無(wú)存放電荷來(lái)區(qū)分信號(hào)1.0P20120計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第20頁(yè)-

-+

+

VDDCS字線(xiàn)21計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第21頁(yè)位線(xiàn)T寫(xiě)1:使位線(xiàn)為低電平，高,T導(dǎo)通,低,T截止。低若CS上無(wú)電荷,則VDD向CS充電；把1信號(hào)寫(xiě)入了電容CS中。若CS上有電荷,則CS電荷不變,保持原記憶1信號(hào)不變。高，T導(dǎo)通，低，T截止。寫(xiě)0:使位線(xiàn)為高電平，若CS上有電荷，則CS經(jīng)過(guò)T放電；若CS上無(wú)電荷，則CS無(wú)充放電動(dòng)作，保持原記憶0信號(hào)不變。把0信號(hào)寫(xiě)入了電容CS中。-

-+

+

VDDCS字線(xiàn)22計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第22頁(yè)位線(xiàn)T高,T導(dǎo)通,低,T截止。高寫(xiě)0:使位線(xiàn)為高電平，若CS上有電荷，則CS經(jīng)過(guò)T放電；把0信號(hào)寫(xiě)入了電容CS中。若CS上無(wú)電荷，則CS無(wú)充放電動(dòng)作，保持原記憶0信號(hào)不變。接在位線(xiàn)上讀出放大器會(huì)感知這種改變，讀出為1。讀操作:首先使位線(xiàn)充電至高電平，當(dāng)字線(xiàn)來(lái)高電平后，T導(dǎo)通，①若CS上無(wú)電荷，則位線(xiàn)上無(wú)電位改變，讀出為0；②若CS上有電荷，則會(huì)放電，并使位線(xiàn)電位由高變低，-

-++CSVDD字線(xiàn)位線(xiàn)T高,T導(dǎo)通,高低讀操作:首先使位線(xiàn)充電至高電平，當(dāng)字線(xiàn)來(lái)高電平后，T導(dǎo)通，①若CS上無(wú)電荷，則位線(xiàn)上無(wú)電位改變，讀出為0；②若CS上有電荷，則會(huì)放電，并使位線(xiàn)電位由高變低，接在位線(xiàn)上讀出放大器會(huì)感知這種改變，讀出為1。23計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第23頁(yè)24計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第24頁(yè)25計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第25頁(yè)破壞性讀出:讀操作后，被讀單元內(nèi)容一定被清為零，必須把剛讀出內(nèi)容馬上寫(xiě)回去，通常稱(chēng)其為預(yù)充電延遲，它影響存放器工作頻率，在結(jié)束預(yù)充電前不能開(kāi)始下一次讀。要定時(shí)刷新:在不進(jìn)行讀寫(xiě)操作時(shí)，DRAM存放器各單元處于斷路狀態(tài)，因?yàn)槁╇姶嬖?，保留在電容CS上電荷會(huì)慢慢地遺漏，為此必須定時(shí)給予補(bǔ)充，通常稱(chēng)其為刷新操作。刷新不是按字處理，而是每次刷新一行，即為連接在同一行上全部存放單元電容補(bǔ)充一次能量。刷新周期普通為2ms，刷新有兩種慣用方式:集中刷新，停頓內(nèi)存讀寫(xiě)操作，逐行將全部各行刷新一遍；分散刷新，每隔一定時(shí)間段，刷新一行，各行輪番進(jìn)行。信號(hào)序關(guān)系:結(jié)論性?xún)?nèi)容參考P203。動(dòng)態(tài)存放器讀寫(xiě)原理破壞性讀出:讀操作后，被讀單元內(nèi)容一定被清為零，必須把剛讀出內(nèi)容馬上寫(xiě)回去，通常稱(chēng)其為預(yù)充電延遲，它影響存放器工作頻率，在結(jié)束預(yù)充電前不能開(kāi)始下一次讀。要定時(shí)刷新:在不進(jìn)行讀寫(xiě)操作時(shí)，DRAM存放器各單元處于斷路狀態(tài)，因?yàn)槁╇姶嬖?，保留在電容CS上電荷會(huì)慢慢地遺漏，為此必須定時(shí)給予補(bǔ)充，通常稱(chēng)其為刷新操作。刷新不是按字處理，而是每次刷新一行，即為連接在同一行上全部存放單元電容補(bǔ)充一次能量。刷新周期普通為2ms，刷新有兩種慣用方式:集中刷新，停頓內(nèi)存讀寫(xiě)操作，逐行將全部各行刷新一遍；分散刷新，每隔一定時(shí)間段，刷新一行，各行輪番進(jìn)行。信號(hào)序關(guān)系:結(jié)論性?xún)?nèi)容參考P203。26計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第26頁(yè)靜態(tài)存放器存放原理靜態(tài)存放器（SRAM）是用觸發(fā)器線(xiàn)路記憶和讀寫(xiě)數(shù)據(jù),通慣用6個(gè)MOS管組成存放一位二進(jìn)制信息存放單元。其中4個(gè)MOS管組成兩個(gè)反相器,輸入輸出交叉耦合組成一位觸發(fā)器,記憶一位二進(jìn)制信息。P20427計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第27頁(yè)28計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第28頁(yè)用1024×1位芯片組成1KB

RAM存放器組織用1024×1位芯片組成1KB

RAM29計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第29頁(yè)用256×4位芯片組成1KB

RAM存放器組織用256×4位芯片組成1KB

RAM30計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第30頁(yè)計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第三十三講主講教師:趙宏偉 課時(shí):64計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第三十三講課時(shí):64主講教師:趙宏偉計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第31頁(yè)地址譯碼（芯片選擇）字?jǐn)U展位擴(kuò)展存放器設(shè)計(jì)地址譯碼（芯片選擇）字?jǐn)U展位擴(kuò)展32計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第32頁(yè)多級(jí)結(jié)構(gòu)存放器系統(tǒng)概述主存放器部件組成和設(shè)計(jì)主存放器概述動(dòng)態(tài)存放器原理靜態(tài)存放器原理存放器組織教學(xué)計(jì)算機(jī)內(nèi)存放器實(shí)例提升儲(chǔ)存器系統(tǒng)性能路徑本章主要內(nèi)容多級(jí)結(jié)構(gòu)存放器系統(tǒng)概述主存放器部件組成和設(shè)計(jì)主存放器概述動(dòng)態(tài)存放器原理靜態(tài)存放器原理存放器組織教學(xué)計(jì)算機(jī)內(nèi)存放器實(shí)例提升儲(chǔ)存器系統(tǒng)性能路徑33計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第33頁(yè)教學(xué)計(jì)算機(jī)內(nèi)存放器實(shí)例設(shè)計(jì)基本要求需要ROM來(lái)存放監(jiān)控程序需要RAM供用戶(hù)和監(jiān)控程序使用能夠讓用戶(hù)進(jìn)行擴(kuò)展地址總線(xiàn):16位，高3位譯碼產(chǎn)出片選信號(hào)數(shù)據(jù)總線(xiàn):16位，分為內(nèi)部DB和外部DB控制總線(xiàn):時(shí)鐘信號(hào):與CPU時(shí)鐘同時(shí)，簡(jiǎn)化設(shè)計(jì)讀寫(xiě)信號(hào):由/MIO，REQ和/WE譯碼生成內(nèi)存和IO讀寫(xiě)信號(hào)教學(xué)計(jì)算機(jī)內(nèi)存放器實(shí)例設(shè)計(jì)基本要求需要ROM來(lái)存放監(jiān)控程序需要RAM供用戶(hù)和監(jiān)控程序使用能夠讓用戶(hù)進(jìn)行擴(kuò)展地址總線(xiàn):16位，高3位譯碼產(chǎn)出片選信號(hào)數(shù)據(jù)總線(xiàn):16位，分為內(nèi)部DB和外部DB控制總線(xiàn):時(shí)鐘信號(hào):與CPU時(shí)鐘同時(shí)，簡(jiǎn)化設(shè)計(jì) 讀寫(xiě)信號(hào):由/MIO，REQ和/WE譯碼生成內(nèi)存和IO讀寫(xiě)信號(hào)34計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第34頁(yè)教學(xué)計(jì)算機(jī)系統(tǒng)存放器容量為10K字，每個(gè)字字長(zhǎng)為16位。存放器芯片選取兩種:有8192個(gè)存放單元、每個(gè)存放單元由8位組成靜態(tài)存放器芯片58C65ROM有2048個(gè)存放單元、每個(gè)存放單元由8位組成靜態(tài)存放器芯片6116RAM為組成16位存放器，必須使用兩片芯片完成字長(zhǎng)擴(kuò)展（位擴(kuò)展）；為到達(dá)10K內(nèi)容容量，還必須用兩片芯片完成存放單元數(shù)量擴(kuò)展（字?jǐn)U展）；為訪(fǎng)問(wèn)8192個(gè)存放單元，需要使用13位地址，應(yīng)把地址總線(xiàn)低13位地址送到每個(gè)58C65存放器芯片地址引腳；為訪(fǎng)問(wèn)2048個(gè)存放單元，需要使用11位地址，應(yīng)把地址總線(xiàn)低11位地址送到每個(gè)6116存放器芯片地址引腳；對(duì)地址總線(xiàn)高位部分進(jìn)行譯碼，產(chǎn)生譯碼信號(hào)送到對(duì)應(yīng)存放器芯片片選信號(hào)引腳/CS，用于選擇讓哪一個(gè)地址范圍內(nèi)存放器芯片工作，確保不一樣存放器芯片在時(shí)間上以互斥方式（分時(shí)）運(yùn)行。還要向存放器芯片提供讀寫(xiě)控制信號(hào)/WE，以區(qū)分是讀、還是寫(xiě)操作，/WE信號(hào)為高電平是讀，為低是寫(xiě)。靜態(tài)存放器字位擴(kuò)展教學(xué)計(jì)算機(jī)系統(tǒng)存放器容量為10K字，每個(gè)字字長(zhǎng)為16位。存放器芯片選取兩種: 有8192個(gè)存放單元、每個(gè)存放單元由8位組成靜態(tài)存放器芯片58C65ROM 有2048個(gè)存放單元、每個(gè)存放單元由8位組成靜態(tài)存放器芯片6116RAM為組成16位存放器，必須使用兩片芯片完成字長(zhǎng)擴(kuò)展（位擴(kuò)展）；為到達(dá)10K內(nèi)容容量，還必須用兩片芯片完成存放單元數(shù)量擴(kuò)展（字?jǐn)U展）；為訪(fǎng)問(wèn)8192個(gè)存放單元，需要使用13位地址，應(yīng)把地址總線(xiàn)低13位地址送到每個(gè)58C65存放器芯片地址引腳；為訪(fǎng)問(wèn)2048個(gè)存放單元，需要使用11位地址，應(yīng)把地址總線(xiàn)低11位地址送到每個(gè)6116存放器芯片地址引腳；對(duì)地址總線(xiàn)高位部分進(jìn)行譯碼，產(chǎn)生譯碼信號(hào)送到對(duì)應(yīng)存放器芯片片選信號(hào)引腳 /CS，用于選擇讓哪一個(gè)地址范圍內(nèi)存放器芯片工作，確保不一樣存放器芯片在時(shí)間上以互斥方式（分時(shí)）運(yùn)行。還要向存放器芯片提供讀寫(xiě)控制信號(hào)/WE，以區(qū)分是讀、還是寫(xiě)操作，/WE信號(hào)為高電平是讀，為低是寫(xiě)。35計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第35頁(yè)高位地址譯碼給出片選信號(hào)2K

*

8

bit

8K

*

8

bit

8K

*

8

bit

2K

*

8

bit靜態(tài)存放器字位擴(kuò)展地址總線(xiàn)低13位高位地址譯碼給出片選信號(hào)/CS1高八位數(shù)據(jù)低八位數(shù)據(jù)/WE8K

*

8

bit8K

*

8

bit132K

*

8

bit11譯碼器32K

*

8

bit1136計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第36頁(yè)0－1FFF/CS0－27FF多級(jí)結(jié)構(gòu)存放器系統(tǒng)概述主存放器部件組成和設(shè)計(jì)主存放器概述動(dòng)態(tài)存放器原理靜態(tài)存放器原理存放器組織教學(xué)計(jì)算機(jī)內(nèi)存放器實(shí)例提升儲(chǔ)存器系統(tǒng)性能路徑本章主要內(nèi)容多級(jí)結(jié)構(gòu)存放器系統(tǒng)概述主存放器部件組成和設(shè)計(jì)主存放器概述動(dòng)態(tài)存放器原理靜態(tài)存放器原理存放器組織教學(xué)計(jì)算機(jī)內(nèi)存放器實(shí)例提升儲(chǔ)存器系統(tǒng)性能路徑37計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第37頁(yè)提升儲(chǔ)存器系統(tǒng)性能路徑38計(jì)算機(jī)原理及系統(tǒng)結(jié)構(gòu)第38頁(yè)動(dòng)態(tài)存放器系統(tǒng)快速讀寫(xiě)技術(shù)快速頁(yè)式工作技術(shù):連續(xù)讀寫(xiě)屬于同一行多個(gè)列中數(shù)據(jù)，其行地址只需在第一次讀寫(xiě)時(shí)送入（鎖存），之后保持不變，則每次讀寫(xiě)屬于該行多個(gè)列中數(shù)據(jù)時(shí)，僅鎖存列地址即可，從而省掉了鎖存行地址時(shí)間，也就加緊了主存放器讀寫(xiě)速度。 EDO（ExtendedDataOut）技術(shù):在數(shù)據(jù)輸出部分增加數(shù)據(jù)鎖存線(xiàn)路，延長(zhǎng)輸出數(shù)據(jù)有效保持時(shí)間，即使地址信號(hào)改變了，仍能取到正確讀出數(shù)據(jù)，這能夠深入縮短地址送入時(shí)間，也就加緊了主存放器讀寫(xiě)速度。提升儲(chǔ)存器系統(tǒng)性能路徑主存放器并行讀寫(xiě)技術(shù)并行讀寫(xiě)能夠使主存放器在一個(gè)工作周期或略多一點(diǎn)時(shí)間內(nèi)讀出多個(gè)主存字。在靜態(tài)和動(dòng)態(tài)存放器都可使用并行讀寫(xiě)技術(shù)。主要有兩種方案:一體多字:加寬每個(gè)主存單元寬度，同時(shí)存放多個(gè)主存字優(yōu)點(diǎn):降低平均讀出時(shí)間，為原來(lái)幾分之一缺點(diǎn):需要位數(shù)足夠多存放器緩存數(shù)據(jù)，屢次送數(shù)據(jù)總線(xiàn)多體交叉編址:把主存放器分為幾個(gè)獨(dú)立讀寫(xiě)、字長(zhǎng)為為一個(gè)主存字存放體，經(jīng)過(guò)合理組織，使幾個(gè)存放體協(xié)同工作。兩種讀寫(xiě)方式:同時(shí)開(kāi)啟讀寫(xiě)方式、次序輪番開(kāi)啟讀寫(xiě)方式交叉編址方式:因?yàn)槌绦蜻\(yùn)行局部性原理，把連續(xù)主存字分布到不一樣存放體中。提升儲(chǔ)存器系統(tǒng)性能路徑主存放器并行讀寫(xiě)技術(shù) 并行讀寫(xiě)能夠使主存放器在一個(gè)工作周期或略多一點(diǎn)時(shí)間內(nèi)讀出多個(gè)主存字。在靜態(tài)和動(dòng)態(tài)存放器都可使用并行讀寫(xiě)技術(shù)。主要有兩種方案:一體