cadence spb快速入門(mén)教程筆記

CadenceSPB15.7CaptureCIS1-15CadenceSPB15.7CaptureCIS1-151CADENCECadenceDesignEntryCISDesignEntryHDLorcadpcbLayoutPcbEditorPcb CadencePCBPCBRouterpcbPcb SigXplorerPcbOrCADCaptureCISOrCADIOoptionsDesignoptionsSchematicPage2ctrl+Nfootprint封裝，optionsPackage31、homogeneousheterogeneouspartpart會(huì)自動(dòng)生成，因?yàn)橥耆粯?。但ctrl+Nctrl+B原理圖畫(huà)完之后，要對(duì)各元件自動(dòng)編號(hào)，在項(xiàng)目管理窗口選擇項(xiàng)目，點(diǎn)擊2homogeneous3heterogeneous4heterogeneousCannotperformannotationofheterogeneouspartJ?A(ValueRCA_Octal_stack)parthasnotbeenuniquelygroup(usingacommonUserPropertywithdifferingValues)orthedevicedesignationhasnotbeenchosenpart,并且用了多片這樣的分裂元件。Cadence搞不清楚每part具體是哪個(gè)芯片的，需要手動(dòng)設(shè)定partpartpartpartPropertyEditorpackage,part屬于同一片芯片，就Valuevalue值。執(zhí)行toolsannotatePackagingphysicalpackaging下的框里面，把5使用DesignCache61wire，90w畫(huà)線，bpGn2、wire的連接方式3wire4netaliasnoconnect,叉號(hào),73EM[0:32]EM和[7net只能在頁(yè)面內(nèi)部形成互聯(lián)8browse命令的使用技巧1parts，使用技巧offconnector連接不同頁(yè)面間的元件2netsnetnetpage3offpageconnector92net3power92net3power4flatnetsedit>find>flatnet,net號(hào)相連的都顯示出來(lái)10講元件的替換與更新1、replacecache2、updatecache3、replacecacheupdatecacheCacheCachereplaceUpgratecacheDesignCacheDesignCachecleanupcache，可以把原理圖中沒(méi)用到，cache中存在的備份刪除掉11選擇多個(gè)元件：按?。悖簦颍?是移動(dòng)元件，就按?。幔欤?ｅｆｅｒｅｎｃｅｓ－－＞Miscellaneous－－＞打鉤ｎｅｎｔｍｏｖｅ旋轉(zhuǎn)元 選中后 12ctrl+enter 第13講如何添加footprint屬性PropertyPropertyEditorfootprint信息，屬pivotoptionspackagespropertitiesreplacecache把元schematicpropertities選中多個(gè)元件，右鍵，editproperties,pcbfootprint,Edit或者選中整個(gè)工程文件*.dsn,右鍵選擇editobjectpropertiesdeleteproperties,（1）propertyeditor4editobjectproperties,在彈出的表格中逐個(gè)141netlist2netlist15選中*.dsn,toolsBillsofMaterials會(huì)統(tǒng)計(jì)所有相同的元件的數(shù)目，比如設(shè)定打印邊框或者titleblock,每個(gè)頁(yè)面單獨(dú)設(shè)置，右鍵，Schematicpagepropertiesgridreferencetitleblock。6netlist網(wǎng)絡(luò)報(bào)表（建好封裝6netlist網(wǎng)絡(luò)報(bào)表（建好封裝capture 放置互連線時(shí)的任意角 按住shift畫(huà)ctrl 選中元件水平（快捷鍵Ｈ）或者垂直（快捷鍵Ｖ） partctrl+N16PCBnetlist關(guān)鍵器件預(yù)布局（如插口位置、高速器件布線前仿真、解空間分析，約束設(shè)計(jì)、SI仿真、PI仿真、設(shè)計(jì)調(diào)整設(shè)計(jì)輸出、PCBPCB<再用仿真來(lái)驗(yàn)證SIPI（電源完整性）EMC簡(jiǎn)化流程【cadence12467gerberdrill1717Allegro常用軟件模塊介紹，各個(gè)軟件模塊之間的關(guān)系A(chǔ)llegroPCB有兩種模式：layoutmodesymbolcreationmodelayoutmodesymbolcreationmodePackagesymbol、mechanicalsymbol、formatsymbol、shapesymbol、flashsymbol。AllegroDBDoctor檢查。AllegroConstraintAllegro約束管理器，布局布線約束規(guī)則的創(chuàng)建、管理、評(píng)估、檢查等，如各種物AllegroPCBEditorAllegroPCBSI等完美集成，AllegroPCBAllegroPCB電源完整性仿真工具。(15.7版本)不能仿真電源平面分割情況，可用其他工具替DesigndataForwardECOsAnalysisAllegro11Component，是帶有零件序號(hào)(RefDes)AllegroAllegroComponentGate1DesigndataForwardECOsAnalysisAllegro11Component，是帶有零件序號(hào)(RefDes)AllegroAllegroComponentGate1LayoutDesignLayoutLogicDesignLibraryAllegroPCBDesignAllegroPCBPhysicalAllegroPCBEditorAllegroPCBConstraintLogicAllegroDesignEntryHDL,AllegroDesignEntryCIS18AllegroPCBEditorFilechangeeditor…PinToPin18AllegroPCBEditorFilechangeeditor…PinToPin、PinToVia、ViaToVia1)ShapeClineClineSegmentCline1LineSegmentLine1RatRatsnestT-pointTTshift+cmd19shift+cmd19allegro中兩個(gè)重要的概念：classsubclassCadence20AllegroIPC7351PCBMatrixIPCLPsmd焊盤(pán)制作方法。PCBeditorUtilitiesPad（option0）2、層的定義：BEGINLayer（Top）REGULAR-PADSOLDERMASK_TOP:REGULAR-PADBeginSOLDERMASKSMD原件的焊點(diǎn)，SMD元件放上去，通常鋼模上的孔徑大小會(huì)比實(shí)際焊點(diǎn)銅模小一FILMMASK加測(cè)點(diǎn)和擺放測(cè)點(diǎn)會(huì)用的，是測(cè)點(diǎn)與測(cè)點(diǎn)之間的安全距離。沒(méi)3x00ix1,x方IPC7351標(biāo)準(zhǔn)參考編號(hào)在Assembly_Top層和Silkscreen_Top層都增加元件標(biāo)號(hào)layoutLablesRefdes4.080521BGA272TI22PCBEditorPadDesignershapeshape疊加在一起，使用shapeMergeshape,將多個(gè)圖形組合成一個(gè)圖形建完圖形是要?jiǎng)?chuàng)建成元件，F(xiàn)ileCreatPadSymbolPadDesigner中調(diào)用該圖形。SetupUserPreferencesDesign_paths下padpathpsmpath23SOIC24PQFP類(lèi)型封裝制作，學(xué)習(xí)引腳的旋轉(zhuǎn)方法右鍵Rotate1mil=0.0254mm251、在PCBEditor中創(chuàng)建FlashSymbol，之后，F(xiàn)ilecreatsymbol <Flash焊盤(pán)用2paddesignerFlashSymbol，制作焊盤(pán)1ReliefAnti10milTopBottomTopBottomFlashBottomFlash使用Pad Design軟件制作焊盤(pán)時(shí)，執(zhí)行Filecheck…,檢查制作的焊盤(pán)是否有問(wèn)26layerBeginend層，其N(xiāo)ULLMechanical,不會(huì)產(chǎn)生標(biāo)號(hào)27OutlineLine第二種，Edit—Z-copylayer,Sizecontract(收緊)和Place—Manually在advancedSetting中勾選Library,在placementList中選擇Mechanicalsymbols,Packagesymbols，再選擇自定MoveFind標(biāo)簽使用，F(xiàn)ind標(biāo)簽用途相當(dāng)于濾波器28講設(shè)置層迭結(jié)構(gòu)，創(chuàng)建電源層地層平面Setup—Cross-SectionPhysicalThickness可以影響互聯(lián)線阻抗？layertypeplane,FilmtypeNegativeEdit—Z-copyFindshape,OptionsCreatdynamicroutekeepin線框29DRAWINGOPTION設(shè)置allegroimportCadencePlace—Manually查看一下30講手工擺放零件板編輯頁(yè)面右鍵板編輯頁(yè)面右鍵—HideAutoHide,PCB編輯區(qū)時(shí)，OptionMirror，不勾選則放置在頂層第二種方法：Setup—DrawingOptions—Symbol—Mirror對(duì)于已擺放的元件，改變層得方法：Edit--MirrorSetup—Drawingoption—symbol,Angle批量設(shè)置旋轉(zhuǎn)的角度31DesignEntryCIS中設(shè)置使能中間工具PCBEditorplace—Manually,DesignEntryCISPCBEditorSelect,Shift+s，鼠PCBEditor中點(diǎn)擊即可放下元件32PCBEditorDesignEntryPCBEditor中在DesignEntryCIS工程管理器中，選中某頁(yè)面點(diǎn)擊Edit—Brows--parts 有零件，點(diǎn)擊Edit—Properties—New…創(chuàng)建新屬性保存點(diǎn)右側(cè)的Setup,修改該配置文件，把配置文件中的元件屬性激活，即添加CreatorPCBEditorBoard,ALLOWUserPCBEditorNetlist,File—import—logic,user-definedproperties，ImportEdge選擇元件擺放的位置，topbottomleftright點(diǎn)擊Place,即擺放完畢。33AllegroPCBEditorroom進(jìn)行擺放在PCBEditor中，首先將網(wǎng)表導(dǎo)進(jìn)來(lái)，首先對(duì)某幾個(gè)元件設(shè)置屬性，Edit—Properties—Find標(biāo)簽-FindBynameComponentorpinmore…把這幾個(gè)元件加進(jìn)來(lái)—Apply,--roomRoomValueValue的值。PCBroom，Setup—Outlines—RoomOutlines—RoomNameType電路板頂層或底層—在電路板上畫(huà)矩形—ok 嚴(yán)格將元件放到room里 Inclusiveroom中Place—quickPlace—Placebyroom—place--34OrCADCaptureCISroom在CaptureCIS中，選中要設(shè)置的元件，右鍵—EditInclusiveroom中Place—quickPlace—Placebyroom—place--34OrCADCaptureCISroom在CaptureCIS中，選中要設(shè)置的元件，右鍵—EditPropertities—Filterby選擇Cadence-Allergro,找到room屬性，編輯之FilterbyCurrentProperties，Room屬性會(huì)顯示出來(lái)重新生成網(wǎng)表【選中工程文件TOOLs—CreatNetlist】PCBEditor中，重新導(dǎo)入網(wǎng)表【File–import–logic–importCadence】PCBroom，方法同上一講。35鼠線隱藏Display—BlankRats—Al1PCB中【Place—Quickplace—placeallcomponent2PCB板OutlineFind標(biāo)簽中，F(xiàn)indbynameU1,U1就會(huì)自動(dòng)掛36PCB調(diào)整元件主要用到的命令：Edit–MoveMirrorMove 13.3V37講約束規(guī)則設(shè)置對(duì)話框簡(jiǎn)介，各部分關(guān)系--Extended--Extendeddesignrules—Spaceruleset,Physicalruleset （涉及信號(hào)完整38第二步：Edit–properties—find標(biāo)簽，F(xiàn)indbyname,nets,找到要修改的網(wǎng)絡(luò)Apply—TableofContentsNetPhysicalType–398Mil,20Mil1Setup—Constraint—PhysicalrulesetSetValues—Add—添加過(guò)孔大小2Edit—Properties–FindFindbynameNetMore—添加電源網(wǎng)絡(luò)—ApplyNet_Physical_TypeValue3setup—Constraint—Assignment12Mil40講區(qū)域約束規(guī)則設(shè)置DSPBGA封裝的引腳很密集，上一講中設(shè)置的線寬太大，就不能走通了，此時(shí)，加屬性AttachProperty,shapes..-,再點(diǎn)擊下剛才畫(huà)的shape—為Net_Physical_TypeNet_Spacing_Type賦值A(chǔ)ssignmentTalbe中，設(shè)置當(dāng)41打開(kāi)約束管理器：Setup—ElectricalConstraintSpreadsheet…Display—ShowRats—Net,顯示某一網(wǎng)絡(luò)的鼠線Select1.Analyze—SI/EMISim—Library—Addexistinglibrry—Add添加模型Analyze—SI/EMISim—Model—autosetup模型庫(kù)中已有的就自動(dòng)加載了，F(xiàn)indmodel—ModelNamePattern，點(diǎn)擊空model就在列表下顯示出來(lái)Xnet2、Constraintmanagerobjects顯示設(shè)置FilterObject3.42講設(shè)置拓?fù)浼s束（1）select】2Logic—NetSchedule,InsertTT型連接點(diǎn)到兩者間的距離近似相等時(shí)，3Creat—Electrical4ElectricalCset5Allconstraints—User-Defined,Object下的新命名右鍵，打開(kāi)Sigexplor,就會(huì)顯示軟件提取的拓?fù)浣Y(jié)構(gòu)，Set—constraints—Wiring—ScheduleTemplate,VerifyScheduleyes,okFile—updateconstraintManagerlength/NetOn-lineDRC43（FlashRAMFlash2sig3SigxplorerT型點(diǎn)處的連線，如有必要，復(fù)制一段走線到,FlashRAMTRAM變其他顏色5Set—constraints…--wiringVerifyScheduelyes,okFile—updateconstraint60-31pass,PCB板上，就會(huì)出現(xiàn)效果44講線長(zhǎng)約束設(shè)置約束管理器—Routing—Wiring—右鍵某一網(wǎng)絡(luò)sigxplorer,打開(kāi)提取的拓?fù)浣Y(jié)構(gòu)–set—constraints—PropDelay設(shè)置線長(zhǎng)—設(shè)置哪兩個(gè)引腳間的線長(zhǎng)RuleEditingFromto,RuleTypeLength，MinLengthMaxLength設(shè)置的線長(zhǎng)是通過(guò)仿真得到的—ADD,約束添加成功—File—UpdateconstraintsmanagerConstraintmanager—RoutingMin/MaxPropagation中，可以看到變化在DelayAnalyze—AnalysisDelayAnalyze—AnalysisMode–PropagationDelay打開(kāi)，就可以進(jìn)行線長(zhǎng)檢查45講相對(duì)傳播延遲設(shè)置，即等長(zhǎng)設(shè)置T約束管理器—sigxplorer—setconstraints—RelpropDelay1NewFromto【T型連接點(diǎn)到一端】Scopelocal(T型連接點(diǎn)的Xnet,所有設(shè)為L(zhǎng)ocal,Global)DeltaTypenoneTolType【toleranceLength，Tolerance500mil—ADD23同樣的名字，Scopelocal，F(xiàn)romtoT型連接約束管理器—sigxplorer—setconstraints—Relprop FromtoScope設(shè)為Global(T型連接點(diǎn)的兩條線屬于同一所有設(shè)為L(zhǎng)ocal,若同一總線內(nèi)的，設(shè)為Global)Delta 2File—updateConstraintmanager查看：在約束管理器中Routing—RelativePropagationDelay—Analyze—AnalysisModes—RelativePropagationOn-lineDRC46分對(duì)的兩條網(wǎng)絡(luò)，右鍵—creat—DifferentialPair–Creat1、Logic–assignDifferent2、SetupconstraintsElectricalconstraintsets—DiffPair47講布線準(zhǔn)備Edit—Properties—Findbynamemore選中電源和地網(wǎng)絡(luò)Apply設(shè)置Ratsnest_SchedulepowerandDisplay—Highlight—布線準(zhǔn)備：DRC標(biāo)記顯示方式Display—Highlight—布線準(zhǔn)備：DRC標(biāo)記顯示方式顏色：Displaydisplay—drawingoptions—display標(biāo)簽—DRCMarker布線準(zhǔn)備Display—show Blank1.2V1.8V3.3V以不同顏色高亮顯示Display—Highlight—findNet，其他關(guān)閉--option標(biāo)簽，選擇48BGARoute—Fanoutbypick—findComps,其他關(guān)閉—BGA元件Fanoutbypicksetup,對(duì)扇出進(jìn)行設(shè)置49Hugpreferred遇到障礙物時(shí)，首先選用Shovepreferred遇到障礙物時(shí)，首先選用推Miter最小轉(zhuǎn)角50講走線1.拉線中換層：option另一種方式是右鍵另一種方式是右鍵—AddVia換層：右鍵swaplayersOptionsLinelockoffLine,BubbleShovepreferred時(shí)，Shovevias：off,Options標(biāo)簽下，Snaptoconnectpoint,走線到終點(diǎn)時(shí)單擊下焊盤(pán)，自動(dòng)連接到焊6.OptionReplaceetch,51done控制線帶白叉，如要更換控制線，右鍵—changeControlTrace-點(diǎn)擊要設(shè)的走線521. DelayDly-443.318綠色，說(shuō)明當(dāng)前走線位于約束規(guī)則中，但是距離最大值更近一些，443.318mil2.實(shí)時(shí)顯示走線長(zhǎng)度，allegro_etch_length_on勾選53講差分布線方法singletracemode,兩根會(huì)同時(shí)走optionViaPattern,ADD改。OptionViaswithsegments，勾選的話過(guò)孔會(huì)跟隨修改54TTT型連接點(diǎn)標(biāo)記大小修改Setup—DrawingOpion—DisplayRatT(VirtualRoute—SlideT型連接點(diǎn)FindRatTs,slideTT型連接點(diǎn)連接的線蛇形走線方法調(diào)整時(shí)序所必須的，但對(duì)信號(hào)質(zhì)量會(huì)有一定的影響Route—DelayTune—Option標(biāo)簽中選擇相關(guān)設(shè)定—點(diǎn)擊要走蛇形線的走線，Dly窗口，OptionCentered選項(xiàng)，選中再畫(huà)蛇形線，意思是以當(dāng)前線為中心，GapDRC錯(cuò)誤標(biāo)志。StyleTrombonesawtooth,長(zhǎng)城線對(duì)信號(hào)影響最大。Trombone,這種方式拉直線，少轉(zhuǎn)角。3.Edit—Delete—FindClines【整個(gè)走線，任意形狀】ViasCline3.Edit—Delete—FindClines【整個(gè)走線，任意形狀】ViasCline【ClineRoute—SlideRoute—CustomersmoothRoute—miterbypickRoute—SpreadbetweenVoids有些情況下，高速走線穿越兩個(gè)過(guò)孔之前的區(qū)域，皮挖空的區(qū)域，使用方法：Route—SpreadbetweenVoids—Voidclearance,即55classsubclasstopEtchtopAssignnetname,覆銅給哪個(gè)網(wǎng)絡(luò)shapeShape—EditBoundary—點(diǎn)擊覆銅區(qū)域,Shape—SelectshapeorVoid—點(diǎn)擊銅皮—AssignNet，在右側(cè)控制面板選Shape—ManualShape—Deleteislandoption設(shè)置處理哪一層—DeleteallonShape—MergeShapes—56 Display—Highlight—option標(biāo)簽指定顏色—FindbynetMore—AddLineOptionAntiEtchAddLineOptionAntiEtchPowerGnd】Edit—Splitplane—creat—power,--Creat,--依次為剛才分Display—ColorVisibilityShape–Deleteisland—右側(cè)標(biāo)簽—Deleteall重新編號(hào)Logic—AutoRenameRefdes—Rename—Renameallcomponent—點(diǎn)擊MorePreservecurrentprefixes保留當(dāng)前前綴RefdefR1R001】--Rename按鈕回注：打開(kāi)原理圖工程文件Tools—BackAnnotatePcbEditor標(biāo)簽—BackAnnotationUpdateSchematic確定Setup—DrawingOptinsUnroutednetsTools—QuickReports—UnconnectpinsreportsTools—QuickReportsShapeDynamicState可以用以上命令查看，如果沒(méi)有更新，則要更新，更新方法setup–drawingoptions—如果有需要處理的銅皮，updatetosmooth按鈕會(huì)高亮顯示，點(diǎn)擊之即Status標(biāo)簽下顏色一定都是綠色Tools—QuickReports—ShapenonetTools—QuickReports—shapeislandTools—QuickReportsDesignRulesCheck數(shù)據(jù)庫(kù)檢查T(mén)oolsUpdateDRCUpdateallDRCCheckshapeoutlines都勾選58講絲印處理PinViaDisplay—ColorvisibilityGroup選擇Autosilk_BottomManufacturing打開(kāi)Autosilk_TopManufacture—SilkScreen，設(shè)置Packagegeometry零件外形和Designatorsilk,noneSilkscreen按鈕Assembly_TopBottomsilk層混亂設(shè)置字體大小，Edit—Change—FindText,Options中，Textblock就是字體大小框選所有文字—doneMoveRotate測(cè)試點(diǎn)，為了調(diào)試方便，把地和每種電壓都做出來(lái)，給其增加文字說(shuō)明Text—ManufacturingAutosilk_TopJTAGText—ManufacturingAutosilk_TopJTAG59講NCDRILL相關(guān)操作Manufacture—NC—NCParameter此處設(shè)置的產(chǎn)生鉆孔文件的命令Manufacture—NC—NCDrill指定鉆孔文件名及路徑—slot，鉆孔文件對(duì)其不標(biāo)注，采用下面的處理方式：ManufactureNCNCRouteRoutePCB生產(chǎn)廠PCBoutline內(nèi)會(huì)顯示出鉆孔圖60Undefinedlinewidth6mil8milPlotmode,VectorbasedpadbehaviorRs274x可選流程，新手可不進(jìn)行這一步Setup—Areas—PhotooutlineManufacturePhotoplot_outlinePCB【BoardGeometryPackageGeometry下各有一個(gè)】--ManufacturingGroup下選AutoSilk_topManufacture—Artwork—top,Add,--SilkScreen_topstackupGrouppinvia下soldmask_topGeometryGroupBoardgeometryPackagegeometrysoldmask_top同樣方式制作頂層底層助焊層stackupGrouppin和via下pastemask_topGeometryGroupBoardgeometryPackagegeometrypastemask_topoutline邊框ManufacturingNClegend1-4GeometryFilm做好，要修改時(shí)，右鍵，display,pcbfilmoutlineoutline,film,matchManufacture—Artwork–selectall–勾選Creat需要提供給PCB生產(chǎn)廠商的有 checkdatabasebeforeArtwork點(diǎn)擊 CadenceSPB15.7原理圖設(shè)計(jì)：1CadenceSPB15.7原理圖設(shè)計(jì)：1——161231、homogeneousheterogeneous2homogeneous3heterogeneous4heterogeneous56講同一個(gè)頁(yè)面內(nèi)建立電氣互連2、wire的連接方式3wire4netalias7講總線的使用方法8講browse命令的使用技巧1parts，使用技巧4DRCmakers，使用技巧92net44flat101、replacecache2、updatecache3、replacecachepdatecache區(qū)別1112講13footprint（1）（2）4檢查元件封裝信息是否遺漏的快速方法14講生成網(wǎng)表1netlistDRC檢查；2netlist方法15講后處理生成元件清單有兩種方式：一種是選中*.dsn，Reports-CISBillofMaterials里面，PCBFootprintItemNumberExcel表格里面；另一種是選中*.dsn，選擇toolsBillsofMaterials會(huì)統(tǒng)計(jì)所有相同的元件的數(shù)目；File-Print設(shè)定打印邊框或者titleblock,每個(gè)頁(yè)面單獨(dú)設(shè)置，右鍵，Schematicpagepropertiesgridreferencetitleblock。PCB設(shè)計(jì)：16——601622、PCB5、布線前仿真，解空間分析，約束設(shè)計(jì)，SI仿真，PI11、設(shè)計(jì)輸出、PCB12、PCB功能調(diào)試、性能測(cè)試。7gerber文件、drill17Allegro常用軟件模塊介紹，各個(gè)軟件模塊之間的關(guān)系A(chǔ)llegroPCBcreationmode。mode模式下。symbolmodePackagesymbol、mechanicalsymbol、formatsymbolshapesymbol、flashsymbol。PadstackDesigner:DBDBDoctor檢查。AllegroConstraintAllegroPCBEditorAllegroPCBSI等完美集AllegroPCBAllegroPCBEditor中用自動(dòng)布線命令調(diào)出來(lái)。這個(gè)布線工具名氣很大，對(duì)于簡(jiǎn)單AllegroPCBAllegroAllegroPCB18講AllegroPCBEditor軟件操作界面介紹command里面直接拖拽上去。Options19allegro中兩個(gè)重要的概念：classsubclassAllegroclasssubclass種類(lèi)繁多，要弄清每一個(gè)是做什么用的。20講Allegrosmd制作焊盤(pán)PadDesigner里面的Parameters-Type-Through表示通孔類(lèi)Multipledrill-Enabled；Layers里面上面是焊盤(pán)所包含的各個(gè)層，后面的散熱焊盤(pán)和隔離焊盤(pán)不用設(shè)置；SOLDERMASKPASTEMASK一般也要設(shè)0.1mm即可；SOLDERMASKPASTEMASKTOP層；照什么形式排列，Rectangular是按照直線排列，Polar是按照弧形排列；下面的placebound，即安裝區(qū)；其它是可選的；<1>PackageGeometry-Assembly_TopAdd-Line<2>絲印層元件的外形Add-LinePackageGeometry-<3>placeboundAdd-RectanglePackageGeometryref即可；行修改，但不能直接修改.psm文件；08052121BGA272TI<2>placeboundIPC<3>Silkscreen_Top4-8mil0.2mm即可，絲印0即可；<5>Assembly_Topref即Silkscreen_op22講如何創(chuàng)建自定義形狀焊盤(pán)個(gè)，Shape-MergeShapes，然后依次點(diǎn)擊圖形就會(huì)融合為一體，F(xiàn)ile-Create0.1mm0.1mm即可；PadDesigner里面參數(shù)設(shè)置同前面一樣，LayersBEGINLAYER選擇剛剛建PCBEditorSetup-UserPreferences設(shè)置一下工作路徑，左側(cè)下Design_pathspadpathpsmpath添加一下路徑即可；23SOIC24PQFPRotationRotation，然后左鍵確定；通常QFP封裝的絲印層在四個(gè)拐角畫(huà)四個(gè)小折即可，也可以在里面直接畫(huà)2510-12milFLASH焊盤(pán)，即通常所說(shuō)的花焊盤(pán)，F(xiàn)LASHFLASH；FALSH；Cadence自帶的制作向?qū)В?6講包含非電氣引腳的零件制作方法27講如何創(chuàng)建創(chuàng)建電路板Add-LineclassboardManufacture-Dimension/Draft-Chamfer/Fillet45度角，后PackageKeepin區(qū)域；Place-28Edit-Z-CopyFindShapes，Options選擇好！29講導(dǎo)入網(wǎng)表，柵格點(diǎn)設(shè)置，DRAWINGOPTION設(shè)置30講手工擺放零件先打開(kāi)原理圖工程，進(jìn)行設(shè)置，選中dsn工程，Options-Preferences-PCBEditorSelect選項(xiàng)，點(diǎn)擊后將32AGE=YESPCBEditorBoard，添加好自己輸入輸出Board的位置，一定要選上AllowDefindPropertiesDefindPropertiesPCBEditorFile-Import-Createuser-definedpropertiesImportCadencePlace-Place-OK；33AllegroPCBEditorroomroomroom屬性，賦給它一個(gè)值，也roomroomEditorPCBEditor里面，Edit-PropertisFindByName里面選擇Setup-Outlines-RoomOutline；Place-QuickplacePlaceby34OrCADCaptureCISroom表選擇Cadence-Allegro，找到ROOM，修改值；切換到下拉列表中的CurrentOutlinePlace-byroom；35Symbol(orPin)，在下面直接輸入元件編號(hào)即可；36PCBDSP，上拉下拉電阻可以稍稍隨意一些擺放；37Setup-ConstraintsDRC檢測(cè)，線間距、38ConConstraintsSetvalues，先在上面取一個(gè)名字，ADD進(jìn)去，然后PopertisNets屬性，Net_Physical_TypeSetup-Constraints中拓展設(shè)計(jì)Assignmenttable，將剛剛設(shè)置的屬性選擇為第一步設(shè)置39Setup-ConstraintsSetvalues；40講區(qū)域約束規(guī)則設(shè)置AreasAddshapePCB上面畫(huà)出想要規(guī)定的區(qū)域，畫(huà)好之后給這個(gè)shape增加一個(gè)屬性，點(diǎn)擊Add下面的AttachNet_Spacing_ype41ModelX-Net；ConstraintmanagerobjectsobjectsFilterBus42講設(shè)置拓?fù)浼s束（1）RAMFLASH上面，從端接電阻出來(lái)的走線到兩者Display-ShowRats-NetSetup-ElectricalConstraintSpreadsheetSelectPCB上面顯示出來(lái)該網(wǎng)絡(luò)，結(jié)束顯示走線的命令，Logic-NetSchedule編輯拓補(bǔ)結(jié)構(gòu)，InsertTTT型連接點(diǎn)點(diǎn)擊一下，再去點(diǎn)擊第三個(gè)引腳，右擊Done，T型連接就接好了；其ECSetCopyConstraintsFrom，取一個(gè)名字；創(chuàng)建好之后將剩余的地址線也設(shè)置按ElectricalCSetReferences，選擇剛才所設(shè)RAMFLASHRAMFLASHElectricalScheduleTemplate，VerifyScheduleYesOKFile-UpdateAnalyze-AnalysisMode-DRCModesStublength打開(kāi)，最下43（Display-ShowRats-Net，打開(kāi)約束管理Setup-ElectricalConstraintSpreadsheetSelect；顯示出來(lái)之后回到約束管理器右擊數(shù)據(jù)總線點(diǎn)擊SigXplorer，需要按照我們想要的拓補(bǔ)結(jié)Set-Constraints-Wiring，ScheduleTemplate，VerifySchedule44講線長(zhǎng)約束設(shè)置之前設(shè)置好拓補(bǔ)結(jié)構(gòu)，約束管理器里面Setup-ElectricalConstraintSpreadsheet-ElectricalConstraintSet-AllConstraints-UserDefined找到之前設(shè)置的總者是引腳到引腳之間的延遲，F(xiàn)romTo是選擇所要設(shè)定哪兩個(gè)元件之間的走線(DSPRAM)，從左邊將其選入，RuleType選擇是按照延時(shí)還是長(zhǎng)度進(jìn)行設(shè)置，Add，在上面的框OKFile-UpdateConstraintManager更新到約束管理器；回到約束管理器Net-Routing-Min/MaxPropagation，可以看到設(shè)置好的走45約束管理器里面Setup-ElectricalConstraintSpreadsheet-ElectricalConstraintSet-AllConstraints-UserDefined，右鍵單擊SigXplorer打開(kāi)拓補(bǔ)約束圖，Set-PropDelay（元件，ScopeLocalT型分支，Global指的是所有數(shù)據(jù)DSPRAM等長(zhǎng)，DeltaTypeDelta可以不管，TolTypeLength，AddNew字，ScopeGlobalOKFile-UpdateConstraintManager更新到約束管理器，設(shè)置完之后可以在約束管理器Routing-RelativePropagationDelay中查看；46講差分規(guī)則設(shè)置Create，Close就創(chuàng)建好了差分對(duì)；設(shè)置差分對(duì)約束規(guī)則必須先創(chuàng)建好Net-Routing-DifferentialPair，找到剛才設(shè)置好的差分對(duì)直接設(shè)置數(shù)值即OK。47Edit-PropertiesFindNetmore里面將電源地網(wǎng)絡(luò)選ApplyPCB 里面選中Ratsnest_Schedule，在右側(cè)將其值設(shè)置為布線準(zhǔn)備：DRCSetup-DrawingOptions-DisplayDRCmarkersize；Display-ShowRatsDisplay-BlankRats；然后點(diǎn)擊原件即48BGAfanoutfanout器Setup-ElectricalConstraintSpreadsheet，暫時(shí)的把電源地的約束規(guī)則去掉，fanoutFindViasClines，此時(shí)高亮顯示起到作用，可以看出哪些是電49Route-ConnectAlt表示打個(gè)過(guò)孔之后換到哪一層；ViaSetup-Constraints里面設(shè)置；Net表示當(dāng)前你所拉線的網(wǎng)絡(luò)，若果拉多根線的時(shí)候，會(huì)MiterRadius，是指轉(zhuǎn)角的最小尺度；Linewidth是走線的寬度設(shè)置，若果該處設(shè)置與物理約束有沖突的話，拉出線來(lái)就會(huì)DRC錯(cuò)誤；Bubble指的是走線的時(shí)候若遇到過(guò)孔、引腳或者元器件的處理方式；Gridless指布線的時(shí)候是否吸附到柵格點(diǎn)上面，不在柵格點(diǎn)上面的時(shí)候可etch指替換走線；50Addvia；走線：控制線寬LinewidthShovevias是指能否推擠過(guò)孔，off是不能推擠，Minimal優(yōu)選選擇抱緊，然后推擠，F(xiàn)ull優(yōu)先選擇推擠；走線：抓焊盤(pán)Snaptoconnectpoint走線：替換走線Replaceetch，再次從該引腳Finish51講群組布線TraceMode之后，將其處理完再取消；52RAM在布線時(shí)會(huì)給一個(gè)相對(duì)延時(shí)的屬性，即等長(zhǎng)設(shè)置，通常 Preferences Preferences，左側(cè)下拉列表選擇Etchallegro_dynam_timing打開(kāi)，此時(shí)畫(huà)數(shù)據(jù)線時(shí)會(huì)動(dòng)態(tài)的顯示一個(gè)相對(duì)延時(shí)窗口，Dly和數(shù)字靠右側(cè)顯示（正值，數(shù)字表示超出最大長(zhǎng)度的值，單位是我們?cè)O(shè)置的走線長(zhǎng)度單位，剛開(kāi)始走線時(shí)會(huì)顯示黃色，Dly和RDly和下面顯示的意義是一樣的；2. Preferences，左側(cè)下拉列表選擇Etch53講差分布線方法邊緣耦合差分對(duì)，走線在同一層；SingleTraceViaVia54TSetup-DrawingOptions-DisplayT型連接點(diǎn)的大??；T型連接點(diǎn)可以看做Route-SlideFind里面選擇線，T型連接點(diǎn)會(huì)跟隨移動(dòng)；線的那條線，拉出一個(gè)框，就會(huì)自動(dòng)布成蛇形走線；右側(cè)Options里面選中AllowDRCsDRCDRC錯(cuò)誤DRC錯(cuò)誤的情況下不會(huì)出現(xiàn)蛇形走線；Route-SpreadBetweenVoids是用在兩個(gè)過(guò)孔之間有信號(hào)線，由于過(guò)孔挖掉銅皮會(huì)對(duì)信號(hào)產(chǎn)生就會(huì)根據(jù)該距離自動(dòng)布線滿足這個(gè)要求；Route-Gloss是批處理，最好不用；55講鋪銅操作FLASH沒(méi)做的話，畫(huà)出的板子是廢的！Shape-Polygon多邊形/Rectangular矩形/CircularOptions里面選ClassSubclass，Type是鋪銅類(lèi)型，Assignnetname是需要鋪銅的網(wǎng)絡(luò)，選shapeType是編輯Edit-DeleteFind里面選擇鋪銅時(shí)忘記指定網(wǎng)絡(luò)，在畫(huà)好之后不必刪除重新畫(huà)，Shape-SelectShapeorShape-ManualVoid-Polygon多邊形/Rectangular矩形/Circular圓形，然后點(diǎn)allonlayer就會(huì)刪除該層的所有孤島；Shape-Polygon多邊形/Rectangular矩形/CircularOptions里面選ClassSubclass，TypeStaticsolid，Assignnetname8.8.shape重疊，所以要將其合并，Shape-MergeShapes，56OptionsFindFindByName選擇Net，單擊More找到要高亮顯示的網(wǎng)絡(luò)名稱(chēng)，依次將所有的電源網(wǎng)絡(luò)高亮顯示Add-LineOptions里面ClassAntiEtch，SubclassPower，下面還有線形、線寬、角度的選擇，RouteKeepin的區(qū)域，畫(huà)出板框沒(méi)有問(wèn)題；劃分好之后進(jìn)行銅皮的分割，Edit-SplitPlane-Create，彈出的對(duì)話框中選擇Create，此時(shí)彈出對(duì)話框?qū)Ψ指畹拿恳粋€(gè)OK就會(huì)將其分割好，動(dòng)態(tài)的分割可能會(huì)出PCBLogic-AutoRenameRefdes-RenameRenameallcomponents，More里面會(huì)有編號(hào)的設(shè)置選項(xiàng)；PCB上面重新編號(hào)之后，要打開(kāi)UpdateSchematicReports（ShapeDynamicState，檢測(cè)在更新時(shí)動(dòng)態(tài)銅皮發(fā)生Setup-DrawingOptions-Status里面，最下面的UpdateToSmooth會(huì)顯示出來(lái)，進(jìn)行更新即可，出板之前保證Setup-DrawingShapeShapeIslands檢測(cè)孤島，DesignRulesCheckReportDRC檢查；數(shù)據(jù)庫(kù)檢查將所有的錯(cuò)誤排除掉，Tools-DatabaseCheck，兩個(gè)選項(xiàng)都選上，58Edit-ChangeFindtext，OptionsSubclass不選，下面設(shè)置Text5959NCDRILLClose之后就會(huì)將這些參數(shù)保存成文件，該文件和光繪文件一起給生產(chǎn)廠家；產(chǎn)生撰孔文件的命令式Manufacture-NC-NCDrill，可以設(shè)置參數(shù)，最好按照默認(rèn)DrillingLayerpair，如果采Bylayer，設(shè)置好之后直接點(diǎn)Drill；Manufacture-NC-NCDrill只處理圓形撰孔，若果有長(zhǎng)方形或者橢圓形的Manufacture-NC-NCRoute即可，可以直接生產(chǎn)，也可以設(shè)置一下開(kāi)槽路徑，Setup-Subclasses-BOARDGEOMETRY可以進(jìn)行添加，然后Add-LineOptionsBoardGeometry，打開(kāi)剛才添加的那一層，然text1即可，最終生成的文件可能會(huì)有圖，Display-Color/VisibilityGlobalvisibilityAllInvisible，GroupGeometryOutline，只留下一個(gè)電路板的邊框，然后執(zhí)行Manufacture-NC-DrillLegendOKPCB上面鼠標(biāo)會(huì)掛一個(gè)方PCB板子上顯示出所有的撰孔圖，表格里面是類(lèi)型和數(shù)量；60面有的最后都可以產(chǎn)生光繪文件，Checkdatabasebeforeartwork，在出光繪前做數(shù)據(jù)庫(kù)檢查，最好選上檢查一次，右側(cè)有三個(gè)關(guān)鍵的地方，UndefinedlinewidthPCB上面沒(méi)有設(shè)置線寬的一些文字性的東西或者其他東西設(shè)置一個(gè)線寬，Plotmode是指這一層用正片還是負(fù)片，Vectorbasedpadbehavior，現(xiàn)在被大多RS274X，當(dāng)我們用這種格式出光繪文件時(shí)必須選上Parameters里面設(shè)置一些參數(shù)；Setup-Outline如果想出頂層的絲印層，要將這些信息打開(kāi)，Display-Color/Visibility面全部GlobalvisibilityAllInvisibleGroup-Geometry里面選擇Silkscreen_opackageAddfilmfilm；PCB，要出光繪文件的是：具有電氣特性的信號(hào)層，電源地層，另外一種添加方法，Manufacture-Artwork-FilmControl里面右擊任意一個(gè)將Display-Color/VisibilityGlobalvisibility里Soldermask_op和Package和PackageGeometry下面選擇Soldermask_Top，將這些選好之后，回到Manufacture-Artwork-FilmControl里面選中頂層阻焊層的名字右鍵單擊選擇加焊層信息Display-Color/Visibility中Group-Geometry里面的PackagePastemask_Top，然后按照上述方法即可；Display-Color/VisibilityGroup-ManufacturingNclegend-1-4Group-Geometry里面BoardGeometryOutline將邊框打開(kāi)，然PCBfilmDisplay-Color/Visibility中，Group-GeometryBoardGeometryOutline將邊框PCB創(chuàng)建光繪文件之前一定要好好檢查每一個(gè)film里面的信息是否正確，右側(cè)allCreateArtwork；PCB廠商的文件有剛剛創(chuàng)建的.art文件、.drl文件、.rou文件，還有幾個(gè)參數(shù)配置文件：art_param.txtnc_param.txt；3、AllegroAllegroDesignObjectFindFilterGroups(1個(gè)或多個(gè)元件設(shè)定為同一組群)Comps（Allegro元件）Symbols（Allegro元件）ClineSegs(clines中一條沒(méi)有拐彎的導(dǎo)線)OtherSegs(line中一條沒(méi)有拐彎的導(dǎo)線)RatTs（T型飛線）FindByName選項(xiàng)類(lèi)型選擇：Net網(wǎng)絡(luò)；Symbol符號(hào)；Devtype設(shè)備類(lèi)型；Property屬性；Group分組類(lèi)別選擇:Name（在左下角填入）元件名稱(chēng)；List列表；ObjecttypeView欄Conductors欄：針對(duì)所有走線層做開(kāi)和關(guān)Planes欄：針對(duì)所有電源/地層做開(kāi)和關(guān)Etch欄：走線PinViaDrcAll欄：所有層面和標(biāo)示Allegro環(huán)境.dra(SymbolsPad的可編輯保存文件.pad（Padstacksymbol時(shí)可以直接調(diào)用.psm（Library文件，保存一般元件.osm(Library文件，保存由圖框及圖文件說(shuō)明組成的元件.bsm(Library文件，保存由板外框及螺絲孔組成的元件.fsm(LibraryPadstackThermal.ssm(Library.mdd(Librarymodule.tap(NCdrill數(shù)據(jù)的文件.scr（Scriptmacro文件.color(view層面切換文件.jrl(Allegro的事件的文件 DefaultsymbolheightEnhancedDisplayDisplaydrillholes:顯示鉆孔的實(shí)際大小Filledpadsviapin由中空改為填滿Clineendcaps：導(dǎo)線拐彎處的平滑Thermalpads：顯示NegativeLayer的pin/via的散熱十字孔設(shè)定TextSize（setup\TextSize. 設(shè)定格子（setup\grids.Gridson:Gridson:AllEtch:走線層Subclasses選項(xiàng)（set