數(shù)字電子技術(shù)-6

數(shù)字電子技術(shù)本章內(nèi)容1隨機存取存儲器3高速緩沖存儲器2只讀存儲器第6章半導(dǎo)體存儲器邏輯門電路中，用邏輯1和0來分別表示電路中高、低電平的邏輯賦值方式，稱為正邏輯；反之，用邏輯1表示低電平，用邏輯0表示高電平的邏輯賦值方式，稱為反邏輯。目前，數(shù)字系統(tǒng)大都采用正邏輯工作，本課程也采用正邏輯。2.1概述獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件的導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)，分別獲得電路中的高、低電平。在數(shù)字集成電路的發(fā)展過程中，同時存在著兩種類型器件的發(fā)展。一種是由三極管組成的雙極型集成電路，如晶體管—晶體管邏輯電路（簡稱TTL電路）及射極耦合邏輯電路（簡稱ECL電路）。另一種是由MOS管組成的單極型集成電路，如NMOS邏輯電路和互補MOS（簡稱CMOS）邏輯電路。6.1隨機存取存儲器RAM的輸入/輸出控制電路213RAM的基本結(jié)構(gòu)

RAM的工作時序如圖6-1所示為RAM的內(nèi)部結(jié)構(gòu)圖，由存儲矩陣、地址譯碼器、讀/寫控制器、輸入/輸出控制、片選控制等部分組成。6.1.1RAM的基本結(jié)構(gòu)圖6-1RAM的內(nèi)部結(jié)構(gòu)圖1．存儲矩陣如圖6-2所示為位存儲矩陣和地址譯碼器。圖6-2

位RAM的存儲矩陣其中，該位存儲矩陣屬多字1位結(jié)構(gòu)，1024個字排列成的矩陣，中間的每一個小方塊代表一個存儲單元。為了存取方便，給它們編上號，行編號

，列編號

，這樣每個存儲單元都有了固定的編號，稱為地址。2．地址譯碼器址譯碼器的作用是將寄存器地址所對應(yīng)的二進(jìn)制數(shù)譯成有效的行選信號和列選信號，從而選中該存儲單元。存儲器中的地址譯碼器常用雙譯碼結(jié)構(gòu)（參見圖6-2），行地址譯碼器用5—32譯碼器，地址線（譯碼器的輸入）為

，輸出為

；列地址譯碼器也用5—32譯碼器，地址線（譯碼器的輸入）為

，輸出

，這樣共有10條地址線。訪問RAM時，對選中的寄存器進(jìn)行讀操作還是寫操作，還需要通過讀/寫控制線實施控制。如果是讀，則被選中單元存儲的數(shù)據(jù)經(jīng)數(shù)據(jù)線、輸入/輸出線傳送給CPU；如果是寫，則CPU將數(shù)據(jù)經(jīng)過輸入/輸出線、數(shù)據(jù)線存入被選中單元。RAM的讀/寫控制通常由控制線的高低電平來實現(xiàn)，高電平為讀，低電平為寫；也有的RAM讀/寫控制線是分開的，一根為讀，另一根為寫。3．讀/寫控制RAM通過輸入/輸出端與計算機的中央處理單元（CPU）完成數(shù)據(jù)交換，讀出時它是輸出端，寫入時它是輸入端，即一線二用，因此需要讀/寫控制線實施控制。輸入/輸出端數(shù)據(jù)線的條數(shù)與一個地址中所對應(yīng)的寄存器位數(shù)相同，例如，在位的RAM中，每個地址中只有1個存儲單元（1位寄存器），因此只有1條輸入/輸出線；而在位的RAM中，每個地址中有4個存儲單元（4位寄存器），所以有4條輸入/輸出線。4．輸入/輸出控制CPU訪問存儲器時，一次只能訪問RAM中的某一片（或幾片），即存儲器中只有一片（或幾片）RAM中的一個地址接受CPU訪問，與其交換信息，而其他片RAM與CPU不發(fā)生聯(lián)系，片選就是用來實現(xiàn)這種控制的。通常一片RAM有一根或幾根片選線，當(dāng)某一片的片選線接入有效電平時，該片被選中，地址譯碼器的輸出信號控制該片某個地址的寄存器與CPU接通；當(dāng)片選線接入無效電平時，則該片與CPU之間處于斷開狀態(tài)。5．片選控制6.1.2RAM的輸入/輸出控制電路如圖6-3所示為一個簡單的輸入/輸出控制電路。圖6-3輸入/輸出控制電路（1）當(dāng)選片信號時，G5，G4

輸出為0，三態(tài)門G0，G1，

G3

均處于高阻狀態(tài)，輸入/輸出（）端與存儲器內(nèi)部完全隔離，存儲器禁止讀/寫操作，即不工作。（2）當(dāng)時，芯片被選通。①當(dāng)時，G5

輸出高電平，G3

被打開，于是被選中的單元所存儲的數(shù)據(jù)出現(xiàn)在端，存儲器執(zhí)行讀操作。②當(dāng)時，G4輸出高電平，G1，G2

被打開，此時加在

端的數(shù)據(jù)以互補的形式出現(xiàn)在內(nèi)部數(shù)據(jù)線上，并被存入到所選中的存儲單元，存儲器執(zhí)行寫操作。6.1.3RAM的工作時序如圖6-4所示為RAM操作時序圖。1．讀操作時序分析圖6-4RAM讀操作時序圖（1）欲讀出單元的地址加到存儲器的地址輸入端ADD。（2）加入有效的選片信號CS。（3）在線上加高電平，經(jīng)過一段延時后，所選擇單元的內(nèi)容出現(xiàn)在端。（4）讓選片信號CS無效，端呈高阻態(tài)，本次讀出過程結(jié)束。由圖6-4可知，讀操作過程主要包括以下幾點。如圖6-5所示為RAM寫操作過程的時序關(guān)系。2．讀操作時序分析圖6-5RAM寫操作時序圖由圖6-5可知，讀操作過程主要包括以下幾點。（1）將欲寫入單元的地址加到存儲器的地址輸入端ADD。（2）在選片信號CS端加上有效電平，使RAM選通。（3）將待寫入的數(shù)據(jù)加到數(shù)據(jù)輸入端。（4）在線上加入低電平，進(jìn)入寫工作狀態(tài)。（5）使選片信號無效，數(shù)據(jù)輸入線回到高阻狀態(tài)。6.1.4RAM的存儲單元如圖6-6所示為六管NMOS靜態(tài)存儲單元的電路結(jié)構(gòu)。1．六管NMOS靜態(tài)存儲單元圖6-6六管NMOS靜態(tài)存儲單元的電路結(jié)構(gòu)六管NMOS靜態(tài)存儲單元主要由6只NMOS管（T1～T6

）組成。（1）T1與T2

構(gòu)成一個反相器，T3與T4構(gòu)成另一個反相器，兩個反相器的輸入與輸出交叉連接，構(gòu)成基本觸發(fā)器，作為數(shù)據(jù)存儲單元。其中，T1

導(dǎo)通、T3截止，存儲單元為0狀態(tài)；T1截止、T3導(dǎo)通，存儲單元為1狀態(tài)。（2）T5和T6是門控管，由Xi線控制其導(dǎo)通或截止，用來控制觸發(fā)器輸出端與位線之間的連接狀態(tài)。（3）T7和T8也是門控管，由Yi線控制其導(dǎo)通或截止，用來控制位線與數(shù)據(jù)線之間連接狀態(tài)的，工作情況與T5，T6

類似。但并不是每個存儲單元都需要這兩只管子，而是一列存儲單元用兩只。如圖6-7所示為雙極型晶體管存儲單元的電路結(jié)構(gòu)。2．雙極型晶體管存儲單元圖6-7雙極型晶體管存儲單元的電路結(jié)構(gòu)雙極型晶體管存儲單元采用兩只多發(fā)射極三極管和兩只電阻構(gòu)成一個觸發(fā)器，同時將一對發(fā)射極接在同一條字線X上，將另一對發(fā)射極分別接在位線B和上。（1）在維持狀態(tài)，字線電位約為0.3V，低于位線電位（約1.1V），因此存儲單元中導(dǎo)通管的電流由字線流出，而與位線連接的兩個發(fā)射結(jié)處于反偏狀態(tài)，相當(dāng)于位線與存儲器斷開。處于維持狀態(tài)的存儲單元可以是T1導(dǎo)通、

T2

截止（稱為0狀態(tài)），也可以是T1截止、

T2

導(dǎo)通（稱為1狀態(tài)）。（2）當(dāng)單元被選中時，字線電位被提高到2.2V左右，位線的電位低于字線，于是導(dǎo)通管的電流轉(zhuǎn)而從位線流出。①如果要讀出，只要檢測其中一條位線有無電流即可。例如，可以檢測位線，若存儲單元為1狀態(tài)，則T2導(dǎo)通，電流由線流出，經(jīng)讀出放大器轉(zhuǎn)換為電壓信號，輸出為1；若存儲單元為0狀態(tài)，則T2截止，線中無電流，讀出放大器無輸入信號，輸出為0。②如果要寫入，只要在存儲器輸入端接入寫入信號即可。若要寫入1，則存儲器輸入端的1信號通過寫入電路使，，將位線B切斷（無電流），迫使T1截止、T2

導(dǎo)通，T2的電流由位線流出。當(dāng)字線恢復(fù)到低電平后，T2電流再轉(zhuǎn)向字線，而存儲單元狀態(tài)不變，這樣就完成了寫1；若要寫0，則令

，使位線切斷，迫使T2

截止、T1

導(dǎo)通。（4）在位線保持為高電平期間，當(dāng)進(jìn)行讀操作時，X

線變?yōu)楦唠娖?，T3和T4

導(dǎo)通。若存儲單元原來為0態(tài)，即T1導(dǎo)通、

T2

截止，

G2

點為低電平，

G1

點為高電平，此時CB

通過導(dǎo)通的T3和T1

放電，使位線B

變?yōu)榈碗娖?，而由于T2截止，雖然此時T4

導(dǎo)通，位線仍保持為高電平，這樣就把存儲單元的狀態(tài)讀到位線B

和上。如果此時Y線亦為高電平，則和的信號將通過數(shù)據(jù)線被送至RAM的輸出端。（5）在T3和T4

導(dǎo)通期間，如果位線沒有事先進(jìn)行預(yù)充電，那么位線的高電平只能靠C1通過T4對充電建立，這樣C1上將要損失掉一部分電荷。由于位線上連接的元件較多，甚至比C1還要大，這就有可能在讀一次后便破壞了G1

的高電平，使存儲的信息丟失。采用了預(yù)充電電路后，由于位線的電位比G1

的電位還要高一些，所以在讀出時，C1

上的電荷不但不會損失，反而還會通過T4

對C1再充電，使C1

上的電荷得到補充，即進(jìn)行一次刷新。（6）當(dāng)進(jìn)行寫操作時，RAM的數(shù)據(jù)輸入端通過數(shù)據(jù)線、位線控制存儲單元改變狀態(tài)，把信息存入其中。如圖6-9所示為8片1024（1K）×1

位RAM組成的1024×8位RAM系統(tǒng)。6.1.5RAM的容量擴展1．位擴展圖6-91024（1K）×1位RAM擴展成1024×8位RAM如圖6-10所示為8片1K×8

位RAM組成的8K×8

位RAM系統(tǒng)。2．字?jǐn)U展圖6-101K×8位RAM擴展成8K×8

位RAM如圖6-11所示為2K×8位靜態(tài)RAM6116的引腳排列圖。6.1.6RAM的芯片簡介1．芯片引腳排列圖圖6-11靜態(tài)RAM6116引腳排列圖如表6-1所示為靜態(tài)RAM6116的工作方式與控制信號之間的關(guān)系表。2．芯片工作方式與控制信號之間的關(guān)系表6-1靜態(tài)RAM6116工作方式與控制信號之間的關(guān)系6.2只讀存儲器（ROM）ROM的結(jié)構(gòu)及工作原理213ROM的分類

ROM的應(yīng)用固定ROM也稱掩膜ROM，這種ROM在制造時，廠家利用利用掩膜技術(shù)直接把數(shù)據(jù)寫入存儲器中，ROM制成后，其存儲的數(shù)據(jù)也就固定不變了，用戶對這類芯片無法進(jìn)行任何修改。6.2.1ROM的分類1．固定ROM2．一次性可編程ROM（PROM）

PROM在出廠時，存儲內(nèi)容全為1（或全為0），用戶可根據(jù)自己的需要，利用編程器將某些單元改寫為0（或1），PROM一旦進(jìn)行了編程，就不能再修改了。3．光可擦除可編程ROM（EPROM）EPROM是采用浮柵技術(shù)生產(chǎn)的可編程存儲器，它的存儲單元多采用N溝道疊柵MOS管，信息的存儲是通過MOS管浮柵上的電荷分布來決定的，編程過程就是一個電荷注入過程。當(dāng)外部能源（如紫外線光源）加到EPROM上時，EPROM內(nèi)部的電荷分布才會被破壞，此時聚集在MOS管浮柵上的電荷在紫外線照射下形成光電流被泄漏掉，使電路恢復(fù)到初始狀態(tài)，從而擦除了所有寫入的信息，這樣EPROM又可以寫入新的信息。E2PROM也是采用浮柵技術(shù)生產(chǎn)的可編程ROM，但是構(gòu)成其存儲單元的是隧道MOS管，隧道MOS管也是利用浮柵是否存有電荷來存儲二值數(shù)據(jù)的，不同的是隧道MOS管是用電擦除的，并且擦除的速度要快得多（一般為毫秒數(shù)量級）。4．電可擦除可編程ROM（E2PROM）快閃存儲器的存儲單元也是采用浮柵型MOS管，存儲器中數(shù)據(jù)的擦除和寫入是分開進(jìn)行的，數(shù)據(jù)寫入方式與EPROM相同，需要輸入一個較高的電壓，因此要為芯片提供兩組電源。一個字的寫入時間約為200μs，一般一只芯片可以擦除/寫入100次以上。5．快閃存儲器（FlashMemory）如圖6-12所示為ROM的內(nèi)部結(jié)構(gòu)圖，由地址譯碼器和存儲矩陣組成。6.2.2ROM的結(jié)構(gòu)及工作原理1．ROM的內(nèi)部結(jié)構(gòu)圖6-12ROM的內(nèi)部結(jié)構(gòu)圖

1）電路組成如圖6-13所示為二極管ROM電路，輸入地址碼是，輸出數(shù)據(jù)是D3D2D1D0

。2．ROM的基本工作原理圖6-13二極管ROM電路（a）二極管與門

（b）二極管或門圖6-14與門陣列和或門陣列輸出如圖6-14所示為ROM電路的與門陣列和或門陣列輸出，與門陣列組成譯碼器，或門陣列構(gòu)成存儲陣列，其存儲容量為位。（1）與門陣列輸出表達(dá)式為（2）或門陣列輸出表達(dá)式為2）輸出信號表達(dá)式如表6-2所示為ROM輸出信號的真值表。3）ROM輸出信號真值表表6-2ROM輸出信號真值表4）功能說明（1）從存儲器的角度看，A1A0

是地址碼，D3D2D1D0

是數(shù)據(jù)。由表6-2可知，在00地址中存放的數(shù)據(jù)是0101；01地址中存放的數(shù)據(jù)是1010；10地址中存放的是0111；11地址中存放的是1110。（2）從函數(shù)發(fā)生器的角度看

，A1，A0

是兩個輸入變量，

D3，D2，D1，D0

是4個輸出函數(shù)。由表6-2可知，當(dāng)變量A1A0

取值為00時，函數(shù)D3=0，D2=1，D1=0，

D0=0

；當(dāng)變量A1A0

取值為01時，函數(shù)D3=1，D2=0

，D1=1，

D0=0

…。（3）從譯碼編碼的角度看，與門陣列先對輸入的二進(jìn)制代碼A1A0

進(jìn)行譯碼，得到4個輸出信號W0，W1，W2，W3，再由或門陣列對W0~

W3的4個信號進(jìn)行編碼。6.2.3ROM的應(yīng)用1．實現(xiàn)函數(shù)運算表電路解：例6.2.1設(shè)x為0～15的正整數(shù)，試用ROM構(gòu)成能實現(xiàn)函數(shù)

的運算表電路。（1）自變量x的取值范圍為0～15的正整數(shù)，對應(yīng)的4位二進(jìn)制正整數(shù)，用表示。根據(jù)的運算關(guān)系，可求出的最大值是，可以用8位二進(jìn)制數(shù)表示，其對應(yīng)的十進(jìn)制數(shù)用YD表示。（2）如表6-3所示，列出函數(shù)Y的真值表。表6-3例6.2.1中Y的真值表（3）寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式為（4）畫出ROM存儲矩陣節(jié)點連接圖，如圖6-15所示。為作圖方便，可將ROM矩陣中的二極管用節(jié)點表示。圖6-15例6.2.1ROM存儲矩陣連接圖如圖6-16所示，當(dāng)我們把ROM存儲矩陣作為一個邏輯部件應(yīng)用時，可用方框圖的形式來表示。圖6-16例6.2.1ROM的方框圖表示方法2．實現(xiàn)任意組合邏輯函數(shù)例6.2.2試用ROM實現(xiàn)下列組合邏輯函數(shù)組解：（1）寫出各函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式，按A，B，C，D順序排列變量，將Y1，Y2

擴成為四變量邏輯函數(shù)。（2）如圖6-17所示，選用位ROM，畫存儲矩陣連線圖。圖6-17例6.2.2ROM存儲矩陣連線圖01Cache的結(jié)構(gòu)和工作原理6.3高速緩沖存儲器（Cache）02地址映象與轉(zhuǎn)換6.3.1Cache的結(jié)構(gòu)和工作原理如圖6-18所示為Cache的結(jié)構(gòu)和工作原理圖。圖6-18Cache的結(jié)構(gòu)和工作原理圖（1）Cache存儲體：存放由主存調(diào)入的指令與數(shù)據(jù)塊。（2）地址轉(zhuǎn)換部件：建立目錄表以實現(xiàn)主存地址到緩存地址的轉(zhuǎn)換。（3）替換部件：在緩存已滿時按一定策略進(jìn)行數(shù)據(jù)塊替換，并修改地址轉(zhuǎn)換部件。6.3.2地址映象與轉(zhuǎn)換1．全相聯(lián)方式地址映象規(guī)則：主存的任意一塊可以映象到Cache中的任意一塊。（1）主存與緩存分成相同大小的數(shù)據(jù)塊。（2）主存的某一數(shù)據(jù)塊可以裝入緩存的任意一塊空間中。如圖6-19所示為Cache的全相聯(lián)映像，如果Cache的塊數(shù)為Cb，主存的塊數(shù)為Mb，則映象關(guān)系共有