【基于ARM+FPGA結(jié)構(gòu)的便攜式數(shù)字存儲示波器硬件平臺設(shè)計12000字（論文）】

一、前言（一）研究背景及意義隨著被測系統(tǒng)越來越復雜，傳統(tǒng)示波器的性能和功能已經(jīng)很難滿足現(xiàn)代電子測量的要求。同時隨著計算機技術(shù)、電子測量技術(shù)的快速發(fā)展，電子測量領(lǐng)域中不斷出現(xiàn)新的技術(shù)理念以及儀器架構(gòu)，示波器行業(yè)格局也因此發(fā)生巨大的改變，便攜式數(shù)字存儲示波器就是其代表產(chǎn)物。便攜式數(shù)字存儲示波器作為虛擬儀器技術(shù)應用的典型代表，它是由底層硬件采集系統(tǒng)和后端數(shù)據(jù)處理顯示模塊兩部分構(gòu)成的。其中底層硬件采集系統(tǒng)一般以微控制器（MCU）為主控單元，結(jié)合模擬通道電路、模數(shù)轉(zhuǎn)換器以及緩存單元等共同完成波形數(shù)據(jù)的采集、量化以及緩存，而后端數(shù)據(jù)處理顯示模塊是指計算機以及顯示軟件，它們主要負責實現(xiàn)波形數(shù)據(jù)的處理及顯示；兩者可通過某種特定總線協(xié)議實現(xiàn)數(shù)據(jù)交互。便攜式數(shù)字存儲示波器的基本結(jié)構(gòu)如圖1-1所示。圖1-1便攜式數(shù)字存儲示波器的基本結(jié)構(gòu)本設(shè)計提出的多功能便攜式數(shù)字存儲示波器模塊應運而生。該便攜式數(shù)字存儲示波器模塊基于傳統(tǒng)數(shù)字示波器的架構(gòu)，以虛擬儀器技術(shù)為理論基礎(chǔ)，采用電腦終端或者移動手機作為后端數(shù)據(jù)處理顯示模塊，利用Wi-Fi或者USB來實現(xiàn)與底層硬件采集系統(tǒng)的數(shù)據(jù)傳輸。從最早的模擬示波器到技術(shù)顛覆的數(shù)字存儲示波器，再到現(xiàn)如今的便攜式數(shù)字存儲示波器，隨著新技術(shù)新理論的出現(xiàn)，示波器的外觀結(jié)構(gòu)以及功能應用已經(jīng)發(fā)生了較大的改變。因此擁有上述特點的便攜式數(shù)字存儲示波器具有非常重要的現(xiàn)實意義，并且具備良好的市場前景。（二）本文的主要設(shè)計內(nèi)容本文對便攜式數(shù)字存儲示波器模塊的硬件電路的設(shè)計與實現(xiàn)進行了重點闡述，此外也對上位機軟件的設(shè)計工作進行了簡單的討論。論文將分為七章展開介紹：第一章：本章介紹了本課題研究的背景和意義，并簡述了全文的設(shè)計目標和結(jié)構(gòu)內(nèi)容。第二章：便攜式數(shù)字存儲示波器總體架構(gòu)方案的討論分析。首先完成了系統(tǒng)的需求分析，然后結(jié)合需求完成了系統(tǒng)核心器件的選型，最后確定了本系統(tǒng)的總體結(jié)構(gòu)，并根據(jù)功能的不同對各模塊進行了劃分。第三章：示波器系統(tǒng)的硬件設(shè)計與實現(xiàn)。本章先介紹模擬通道的組成及各級網(wǎng)絡(luò)的設(shè)計實現(xiàn)，之后主要介紹數(shù)據(jù)采集系統(tǒng)的設(shè)計，包括采樣時鐘生成及校正、數(shù)據(jù)緩存設(shè)計、與STM32的數(shù)據(jù)交互等，并對系統(tǒng)時基方案進行了詳細分析。第四章：系統(tǒng)調(diào)試。本章主要圍繞系統(tǒng)硬件電路調(diào)試、及系統(tǒng)功能調(diào)試進行分析總結(jié)。第五章：結(jié)論。本章節(jié)主要完成了便攜式數(shù)字存儲示波器硬件平臺設(shè)計的總結(jié)，并對未來設(shè)計研發(fā)方向作出了展望。二、便攜式數(shù)字存儲示波器的總體設(shè)計（一）系統(tǒng)需求分析基于當前國內(nèi)便攜式數(shù)字存儲示波器參數(shù)指標不理想以及進口示波器價格昂貴的行業(yè)現(xiàn)狀，本課題以虛擬儀器測試技術(shù)和數(shù)字示波器的研究為基礎(chǔ)，目標是完成一款既支持無線通訊也支持USB傳輸?shù)亩喙δ鼙銛y式數(shù)字存儲示波器模塊的設(shè)計研發(fā)。該便攜式數(shù)字存儲示波器模塊理念摒棄傳統(tǒng)數(shù)字存儲示波器的LCD顯示屏，使采集模塊小型化的同時將原本需要DSP完成的數(shù)據(jù)處理功能也相應移除，讓計算機或者移動終端代替LCD顯示波形，并且完成數(shù)據(jù)處理和分析功能。由于采集系統(tǒng)和數(shù)據(jù)處理顯示設(shè)備的分離，該便攜式數(shù)字存儲示波器模塊不僅能夠在特定場合或惡劣環(huán)境下完成信號采集顯示，還能夠適用于教學科研等環(huán)節(jié)，簡單方便。同時這種設(shè)計方案充分地利用了當今生活中普遍的Wi-Fi和USB，計算機和移動終端資源，降低了儀器成本，極大地提升了使用的靈活性。同時該模塊通過軟硬件拓展設(shè)計，可以實現(xiàn)波形發(fā)生器，頻率計等儀器功能。對于終端設(shè)備來說，它們往往都配有功能比較強大的處理器，這些處理器芯片具備多內(nèi)核，運行頻率高等特點，可支持多線程工作，并且數(shù)據(jù)運算性能突出。對于數(shù)據(jù)交互通道而言，數(shù)據(jù)傳輸?shù)母咚俾?、穩(wěn)定性、連續(xù)性以及誤碼率是最基本的條件要求。USB總線作為一種有線傳輸方式，發(fā)展時間久，技術(shù)相對比較成熟，具備常見易攜帶、傳輸快、功耗低和維護升級簡單等優(yōu)勢。在進行無線傳輸方式選擇時，我們對比了當下物聯(lián)網(wǎng)實現(xiàn)中應用廣泛的藍牙技術(shù)和Wi-Fi，兩者工作頻段都是2.4GHz，成本和功耗也相差無幾，但是Wi-Fi傳輸范圍比藍牙大得多，且在增加天線或者其他功率放大器之后傳輸距離進一步延長。Wi-Fi最大的特點是可以不受物理連接和時間場合的限定，所以對于移動辦公來說非常便捷。Wi-Fi作為一種幾乎無處不在的無線傳輸技術(shù)，基本上所有的移動智能終端都必須使用它來進行網(wǎng)絡(luò)連接，因此對于本項目需要應付兩種終端設(shè)備而言，Wi-Fi傳輸方式幾乎是必選項，其傳輸速度最高可達到每秒54Mbit。除此之外Wi-Fi還具備支持多種終端連入方式的特點，如Station（客戶端）模式、直連模式、帶路由器的AP模式等，從而應對不同環(huán)境下的應用。（二）便攜式數(shù)字存儲示波器的整體結(jié)構(gòu)便攜式數(shù)字存儲示波器是利用外置探頭或同軸電纜線捕獲被測信號，之后送入信號調(diào)理通道完成各種調(diào)理變換等操作，再經(jīng)過A/D采樣量化轉(zhuǎn)換成數(shù)字信號，然后將數(shù)據(jù)存儲到底層硬件采集系統(tǒng)的緩沖區(qū)中。再借由指定的數(shù)據(jù)通信總線將波形發(fā)送到終端設(shè)備，隨后通過軟件程序?qū)?shù)據(jù)進行處理并顯示，而底層硬件采集系統(tǒng)的控制命令則是由軟件界面發(fā)送過來的。本課題的主要任務(wù)是多功能便攜式數(shù)字存儲示波器模塊的硬件部分的設(shè)計與實現(xiàn)，其整體結(jié)構(gòu)原理圖如圖2-1所示。圖2-1多功能便攜式數(shù)字存儲示波器整體結(jié)構(gòu)原理根據(jù)功能的不同，系統(tǒng)可大致被分成以下幾個模塊：模擬通道模塊、數(shù)據(jù)采集模塊、主控單元模塊、終端數(shù)據(jù)處理模塊以及電源系統(tǒng)模塊，同時為增加系統(tǒng)功能多樣性，任意波形發(fā)生器亦被當做成與其他模塊獨立的單元。設(shè)計中各功能模塊間供電相對獨立，外部功能模塊可通過拓展接口與系統(tǒng)相聯(lián)系，如萬用表模塊等。功能相對獨立的模塊之間可以根據(jù)用戶需求來完成不同的組合，以此搭建各式各樣的測試儀器系統(tǒng)，這也意味著系統(tǒng)具有很高的靈活性與可重構(gòu)性。1.模擬通道模塊模擬通道是數(shù)字示波器的重要組成單元，它主要包括模擬信號調(diào)理通道和觸發(fā)通道兩部分，模擬通道結(jié)構(gòu)圖如圖2-2所示。圖2-2模擬通道結(jié)構(gòu)圖在示波器系統(tǒng)中，設(shè)計模擬通道的目的在于：首先由于模數(shù)轉(zhuǎn)換器滿量程輸入范圍有限，難以滿足幅度較大的信號的測試要求，因而設(shè)計信號調(diào)理通道對信號進行不失真衰減處理；另外對于一些微小信號也必須先進行放大處理，被測信號越接近模數(shù)轉(zhuǎn)換器的模擬輸入范圍，量化結(jié)果越準確可靠。2.數(shù)據(jù)采集模塊（1）數(shù)據(jù)采集模塊的構(gòu)成數(shù)據(jù)采集模塊一般是由ADC、FPGA以及時鐘產(chǎn)生電路共同構(gòu)成的，它們共同決定數(shù)據(jù)采集系統(tǒng)的實時采樣速率和存儲深度；其中ADC的作用是將經(jīng)過信號調(diào)理通道后的被測波形進行數(shù)字化處理，而ADC所需的采樣時鐘電路可由FPGA中的時鐘資源提供或者由外部的鎖相環(huán)電路產(chǎn)生。FPGA是前端數(shù)據(jù)采集系統(tǒng)的關(guān)鍵組成部分，本系統(tǒng)中FPGA單元的設(shè)計實現(xiàn)包含以下幾個部分：通道控制模塊、時鐘控制單元、數(shù)據(jù)預處理部分、緩存單元、定制數(shù)據(jù)交互模塊、觸發(fā)模塊以及其他特定功能模塊，F(xiàn)PGA中的頻率計模塊用以實現(xiàn)信號的測周測頻功能、模擬通道控制模塊用以完成整個通道的控制流程、在線升級模塊可以方便用戶遠程更新FPGA代碼。數(shù)據(jù)采集模塊結(jié)構(gòu)設(shè)計如圖2-3所示。圖2-3數(shù)據(jù)采集與處理模塊結(jié)構(gòu)（2）數(shù)據(jù)采集方案的分析根據(jù)本文設(shè)計指標，便攜式數(shù)字存儲示波器系統(tǒng)的采樣率需要達到200MSPS，該指標主要是由采集系統(tǒng)決定，同時設(shè)計實現(xiàn)時也要盡量滿足低功耗、低成本、板級尺寸小等系統(tǒng)需求，因此選擇合適的系統(tǒng)采集方案非常重要。當前常用的采集方案有兩種：利用多片低采樣率ADC進行交替采樣或者直接選擇單片高采樣率ADC實現(xiàn)。本設(shè)計選用時代民芯公司的單片ADC芯片MXT2088來完成系統(tǒng)單通道采樣量化過程。MXT2088采樣時序如下圖2-7所示。圖2-4MXT2088采樣時序圖MXT2088內(nèi)部雙通道（A通道和B通道）共用同一個信號輸入，雙通道單獨工作時的最高采樣率均是100MSPS，通過對ADC進行配置使雙通道處于交替采樣模式，送入雙通道間的時鐘相位差為180°，然后在單個時鐘的上升沿及下降沿依次采樣同一信號，以此達到采樣率翻倍的效果，即單片MXT2088實現(xiàn)200MSPS的實時采樣率。3.主控單元和終端數(shù)據(jù)處理模塊本課題設(shè)計采用的是ADC+FPGA+ARM架構(gòu)，如圖2-5所示為主控單元和終端數(shù)據(jù)處理模塊結(jié)構(gòu)框架，其中的ARM部分，也就是底層硬件采集系統(tǒng)的主控單元，設(shè)計中選用的是STM32微控制器，此部分的主要任務(wù)是完成系統(tǒng)控制指令的下發(fā)以及采樣數(shù)據(jù)的上傳。結(jié)合系統(tǒng)設(shè)計需求，總體來說主控單元需要實現(xiàn)的功能包含：與FPGA的數(shù)據(jù)交互、Wi-Fi無線通訊、USB有線傳輸以及電池電量指示。主控單元模塊可通過直連模式或路由模式實現(xiàn)前端數(shù)據(jù)采集板與終端數(shù)據(jù)處理模塊的數(shù)據(jù)通信，當Wi-Fi連接成功后，終端數(shù)據(jù)處理模塊向主控單元STM32發(fā)送硬件控制指令或者索取波形指令；主控單元STM32解析終端發(fā)過來的指令后，向更底層的數(shù)據(jù)采集電路FPGA發(fā)送進一步的指令，同時獲取FPGA中緩存的波形數(shù)據(jù)；無線通訊時主控單元要完成對系統(tǒng)供電電池電量的實時監(jiān)測，STM32控制器可以通過獲取電池電量實時信息來判斷硬件采集電路是否可以持續(xù)工作。此外，使用者還可以通過板級USBOTG接口實現(xiàn)主控單元和終端數(shù)據(jù)處理模塊間的USB數(shù)據(jù)通信以及完成對電池的充電。圖2-5主控單元和終端數(shù)據(jù)處理模塊結(jié)構(gòu)框架本文設(shè)計系統(tǒng)支持的數(shù)據(jù)通訊方式有Wi-Fi和USB兩種，與之對應的終端數(shù)據(jù)處理模塊有安卓智能終端和個人電腦，其中安卓終端僅支持Wi-Fi通訊、個人電腦同時支持上述兩種通訊方式。4.電源系統(tǒng)模塊由于傳統(tǒng)示波器硬件底層電路的復雜性而導致其電源模塊需要產(chǎn)生多種不同的供電電壓輸出，這對于電源系統(tǒng)的的功耗設(shè)計、板級設(shè)計面積等都有較大的考驗。為實現(xiàn)板級尺寸小、整機重量輕、系統(tǒng)低功耗的特點，可攜帶設(shè)備一般都采用獨立電池供電。三、示波器平臺系統(tǒng)的硬件設(shè)計與實現(xiàn)作為便攜式數(shù)字存儲示波器系統(tǒng)的核心組成，數(shù)據(jù)采集系統(tǒng)的硬件設(shè)計是圍繞“ADC+FPGA”架構(gòu)完成的。被測波形首先經(jīng)過信號調(diào)理通道完成信號的放大、衰減、調(diào)偏等過程，之后經(jīng)過模數(shù)轉(zhuǎn)換器芯片將模擬信號數(shù)字化，然后送入到FPGA中完成預處理操作并緩存起來，等待后端控制單元讀取。除此之外，F(xiàn)PGA還需要完成采樣時鐘的生成、觸發(fā)以及通道控制等功能。（一）模擬通道的設(shè)計與實現(xiàn)模擬通道主要是由信號調(diào)理通道、觸發(fā)通道以及通道控制電路這三部分構(gòu)成的，其中信號調(diào)理通道主要負責完成信號的放大、衰減以及偏移調(diào)節(jié)等過程，觸發(fā)通道的主要作用是產(chǎn)生觸發(fā)脈沖從而使波形穩(wěn)定顯示，而通道控制電路負責產(chǎn)生多路控制信號來實現(xiàn)整個模擬通道的狀態(tài)切換以及電平調(diào)節(jié)。1.信號調(diào)理通道的電路設(shè)計信號調(diào)理通道主要用來完成被測波形的調(diào)理變換過程，它是系統(tǒng)可以正確完成數(shù)據(jù)采集和處理流程的首要步驟，模數(shù)轉(zhuǎn)換器完成采樣量化的信號必須達到一定的條件，如符合量程范圍，滿足輸入共模電壓等，只有經(jīng)過信號調(diào)理通道調(diào)理后的信號才能滿足模數(shù)轉(zhuǎn)換器輸入條件。信號調(diào)理通道中的結(jié)構(gòu)如圖3-1所示。圖3-1信號調(diào)理通道結(jié)構(gòu)圖由圖可知，信號調(diào)理通道的的主要工作流程依次為：交直流耦合選擇、固定衰減、阻抗變換、固定放大（含帶寬限制）、可變增益調(diào)節(jié)、直流偏置調(diào)節(jié)。上述各級網(wǎng)絡(luò)的使用都和幅度檔位選擇及通道控制方式息息相關(guān)。（1）交直流耦合設(shè)計示波器基本都會有交直流輸入耦合功能，用戶可以根據(jù)輸入信號的具體情況和測試要求來確定耦合方式的選擇，例如當使用示波器觀察電源輸出紋波時，可以將輸入耦合方式選擇為交流耦合，這樣就可以把直流分量全部濾除掉，用更靈敏的垂直檔位觀測紋波大小。交直流耦合方式在設(shè)計上是很容易實現(xiàn)的，它的實現(xiàn)主要依據(jù)的是交流信號可以通過電容而直流信號只能通過電阻不能通過電容的原理。交直流耦合設(shè)計原理如圖3-2所示。圖3-2交直流耦合電路原理圖當選擇直流耦合時閉合開關(guān)S，此時信號的交直流分量均可以通過；當選擇交流耦合時打開開關(guān)S，信號只能從電容流過，即只有信號中的交流分量才能通過，由此實現(xiàn)通道的交直流耦合控制。（2）衰減/增益調(diào)節(jié)設(shè)計信號調(diào)理通道的主要作用是把被測波形信號調(diào)理到模數(shù)轉(zhuǎn)換器適合接收的幅度范圍內(nèi)，本設(shè)計中所選用的模數(shù)轉(zhuǎn)換器MXT2088的模擬輸入范圍為1Vpp。由于ADC本身的模擬輸入范圍有限，很難承載大信號的輸入測量，所以要對輸入信號進行衰減處理；另外對微小信號來說，雖然滿足ADC的輸入范圍，但是由于量化噪聲的存在，導致測量結(jié)果不會很精確，所以需要對輸入信號進行放大處理。本系統(tǒng)中的垂直幅度檔位范圍的要求是5mV/div-5V/div（以1-2-5為步進），因而信號調(diào)理通道設(shè)計中從無源固定衰減、固定增益以及可變增益三個部分來完成被測信號的放大和衰減處理。下表3-1表示不同幅度檔位下信號調(diào)理電路的衰減及放大分配設(shè)置選項。表3-1不同幅度檔位下信號調(diào)理電路的衰減及放大分配設(shè)置表幅度檔位50倍固定衰減10倍固定增益可變增益（放大倍數(shù)/應供增益）5mV/div012倍6dB10mV/div011倍0dB20mV/div005倍14dB50mV/div002倍6dB100mV/div001倍0dB200mV/div112.5倍8dB500mV/div111倍0dB1V/div105倍14dB2V/div102.5倍8dB5V/div101倍0dB上表中的“1”表示使用固定衰減或者固定增益網(wǎng)絡(luò)；“0”表示不使用固定衰減/增益網(wǎng)絡(luò)，信號直接經(jīng)由直通網(wǎng)絡(luò)傳遞。本系統(tǒng)中的固定衰減和固定增益網(wǎng)絡(luò)的設(shè)計均是利用阻容元件的分壓原理，以繼電器AGQ2004A為設(shè)計基礎(chǔ)，配合阻容補償網(wǎng)絡(luò)來實現(xiàn)的。其中的繼電器用來選擇直通或衰減/增益網(wǎng)絡(luò)，補償電路用于消除分布電容的影響，使波形更加平坦。而可變增益調(diào)節(jié)電路的設(shè)計是基于壓控調(diào)節(jié)芯片AD8337實現(xiàn)的，AD8337的調(diào)節(jié)控制電壓在-600mV至+600mV的范圍內(nèi)可實現(xiàn)0-24dB的增益調(diào)節(jié)，考慮到實際電路帶來的損耗，本級網(wǎng)絡(luò)設(shè)計時保證最大有16dB的增益即可滿足增益設(shè)計需求。（3）阻抗變換電路設(shè)計設(shè)計中信號調(diào)理通道的前級輸入阻抗被設(shè)置成1MΩ，若后端阻抗比較低的話，那么就會有一部分被測信號損失掉。為解決此問題，設(shè)計阻抗變換電路實現(xiàn)前后級電路的緩沖隔離就變得相當重要。此外，阻抗變換電路還可以提高對后級網(wǎng)絡(luò)的驅(qū)動能力。阻抗變換電路一般由場效應管、運放、電阻電容等分立器件搭建而成的，它的工作原理如圖3-3所示。運放具有高輸入阻抗、低輸出阻抗的特點，比較適合阻抗變換電路的搭建，但是它只適合用于低頻信號的傳輸，而三極管和場效應管的組合也可以實現(xiàn)和運放一樣的輸入輸出阻抗特點，但是直流或者低頻信號會影響它們的靜態(tài)工作點，因此基于兩種電路的應用特性，設(shè)計中使用高低頻信號分路徑傳輸?shù)姆绞絹硗瓿勺杩棺儞Q電路的搭建。此外，由于R10和R9以及運放的存在，輸入信號基于低頻路徑還可以實現(xiàn)偏置的調(diào)節(jié)。圖3-3阻抗變換電路的設(shè)計原理圖（4）帶寬限制設(shè)計帶寬限制電路是為限制示波器模擬帶寬而設(shè)計的，它的主要作用是濾除高頻噪聲，使被測波形顯示更加清晰，本便攜式數(shù)字存儲示波器系統(tǒng)可以實現(xiàn)10KHz和20MHz兩種帶寬限制，圖3-4是帶寬限制的設(shè)計原理圖。圖3-4帶寬限制設(shè)計電路圖由圖可知，當控制信號BW_CTL1和BW_CTL2均為低時，晶體管J1和J2不能導通，帶寬限制功能關(guān)閉，示波器系統(tǒng)為全帶寬輸出；當BW_CTL1為高，而BW_CTL2為低時，僅晶體管J1導通，電阻R1和電容C1組成低通濾波器網(wǎng)絡(luò)，帶寬限制為20MHz；當兩個控制信號都為高電平時，J1和J2都導通，R1和C1、C2共同組成低通濾波器網(wǎng)絡(luò)，實現(xiàn)系統(tǒng)10KHz的帶寬限制。（5）偏移調(diào)節(jié)設(shè)計本系統(tǒng)采用的模數(shù)轉(zhuǎn)換器MXT2088的參考基準電壓為1.18V，因此在信號調(diào)理通道的設(shè)計中，不僅要對被測信號進行放大或衰減處理，使其滿足MXT2088可量化的1Vpp模擬輸入范圍，還要調(diào)節(jié)被測信號的直流偏移，使得被測信號的直流分量滿足ADC的基準電壓值。本模塊設(shè)計中采用電流反饋型放大器AD8009實現(xiàn)被測信號的直流偏移調(diào)節(jié)，同時其提供的高達175mA以上的負載電流也極大地增加對后端的驅(qū)動能力。偏移調(diào)節(jié)設(shè)計的電路圖如下圖3-5所示。圖3-5偏移調(diào)節(jié)電路圖根據(jù)運算放大器“虛短”和“虛斷”的概念，我們能夠整理出輸入VIN和輸出VOUT以及偏置電壓CH_offset的關(guān)系，表達式見下式。（3-1）由公式可以計算出當偏置電壓CH_offset為510mV時，輸出信號的直流偏移大約為1.18V，因此只要適當調(diào)節(jié)送入的偏置電壓，就可以滿足ADC的輸入要求。此外，由公式可看出該級網(wǎng)絡(luò)借由電阻R2和R1的比值關(guān)系也能夠?qū)崿F(xiàn)被測信號增益微調(diào)的功能。2.觸發(fā)通道的電路設(shè)計觸發(fā)通道作為本便攜式數(shù)字存儲示波器的重要構(gòu)成，其主要作用是把信號調(diào)理通道或外觸發(fā)通道的波形信號轉(zhuǎn)化成觸發(fā)脈沖信號，以保證示波器系統(tǒng)在每一次數(shù)據(jù)采集和波形顯示的時候都可以從同一個精確位置開始，從而使用戶觀察到穩(wěn)定顯示的波形。本系統(tǒng)觸發(fā)通道的組成包含：觸發(fā)源選擇電路、觸發(fā)耦合方式選擇電路、觸發(fā)高頻抑制電路以及比較器電路。觸發(fā)通道的結(jié)構(gòu)圖如圖3-6所示。圖3-6觸發(fā)通道的結(jié)構(gòu)圖作為整個觸發(fā)通道的核心，比較器電路的性能直接決定了觸發(fā)的整體效果，不合理的電路設(shè)計有可能會導致誤觸發(fā)或者觸發(fā)不穩(wěn)定的現(xiàn)象產(chǎn)生。本系統(tǒng)觸發(fā)通道中的比較器電路是基于ADCMP652器件設(shè)計實現(xiàn)的，ADCMP562是ADI公司的高速PECL比較器，其輸入到輸出的傳播延遲只有700ps，下圖3-7所示為ADCMP562比較器的電路設(shè)計圖。圖3-7ADCMP562電路設(shè)計圖由圖可知，觸發(fā)信號和觸發(fā)電平分別經(jīng)由比較器的反相及同相模擬輸入端送入ADCMP562中進行比較，如果同相輸入端的模擬電壓高于反相端，則QA輸出為邏輯高，反過來QA輸出為邏輯低。QA是QA的互補輸出，兩者配合外圍電阻共同構(gòu)成差分PECL電平輸出，由此產(chǎn)生雙路互補的觸發(fā)脈沖信號。在實際調(diào)試中，F(xiàn)PGA的管腳約束也要對應于差分電平標準，否則可能會造成觸發(fā)不穩(wěn)的現(xiàn)象產(chǎn)生。3.通道控制電路的設(shè)計通道控制電路的設(shè)計是保證整個通道正常運行的關(guān)鍵，它以FPGA為控制平臺，將軟件界面和ARM發(fā)送過來的通道控制指令經(jīng)過解析后，產(chǎn)生相關(guān)控制信號來實現(xiàn)對整個模擬通道整體的控制。本設(shè)計中通道控制電路主要由移位寄存器74HC4094和數(shù)模轉(zhuǎn)換器LTC2620搭建而成，它們分別用來實現(xiàn)模擬通道的狀態(tài)控制和電平調(diào)節(jié)這兩部分功能。其中信號調(diào)理通道的交直流耦合方式、50倍固定衰減和10倍固定放大、帶寬限制以及觸發(fā)通道的交直流耦合方式、高頻抑制這幾個環(huán)節(jié)的控制都是采用HC4094完成的。例如50倍固定衰減電路的設(shè)計見下圖3-8所示，其中的CTL_CH1_ATTE50是來自于移位寄存器74HC4094的控制信號，當它為高時，晶體管9013導通，繼電器的導通選擇為3-4-5-6，信號無衰減；當CTL_CH1_ATTE50為低電平時，9013無法導通，繼電器的引腳8為高電平，導通選擇為3-2-7-6，信號實現(xiàn)50倍衰減，其中（R40+R41）/R45≈50。圖3-8固定衰減電路設(shè)計此外，本設(shè)計中利用LTC2620完成信號調(diào)理通道的直流偏置調(diào)節(jié)、可變增益調(diào)節(jié)和阻抗變換網(wǎng)絡(luò)的調(diào)零電路的電壓控制以及觸發(fā)通道的觸發(fā)電平控制。例如，實現(xiàn)對被測信號幅度可變增益調(diào)節(jié)的AD8337芯片及周圍電路如圖3-9。圖3-9可變增益調(diào)節(jié)電路FPGA模塊設(shè)計中對LTC2620與HC4094的操作是類似的，即使用1MHz的控制時鐘完成并串轉(zhuǎn)換操作，因為軟件界面通過STM32發(fā)送給FPGA的控制數(shù)據(jù)位寬為8bit，而FPGA對兩個芯片的數(shù)據(jù)發(fā)送只用到了一個GPIO，所以需要先完成并串轉(zhuǎn)換。即拉高使能的同時，向1位數(shù)據(jù)線上寫數(shù)據(jù)并累加計數(shù)串行數(shù)據(jù)輸入的位數(shù)，當滿足指定條件時，拉低使能完成對LTC2620和HC4094的數(shù)據(jù)寫入操作。這次操作之后會把片選使能再次拉高，上述我們提及到的對DAC輸出電壓控制的k值對應的12位二進制數(shù)據(jù)就包含在串行輸入數(shù)據(jù)中。（二）采樣時鐘生成及相位校正模數(shù)轉(zhuǎn)換器完成單通道模擬信號的采樣量化過程需要多路輸入時鐘，因此設(shè)計合適可靠的采樣時鐘并根據(jù)實際采樣情況對時鐘進行相位校正至關(guān)重要。時鐘設(shè)計不理想或者相位未校正可能產(chǎn)生的影響是采樣點不均勻、拼合之后的波形不光滑，也會對整個系統(tǒng)的有效位數(shù)有所影響。1.采樣時鐘設(shè)計根據(jù)前文采樣方案的討論，對單通道而言，單片MXT2088需要兩個相差180°的輸入時鐘完成交替采樣才能達到200MSPS的實時采樣率，考慮到本課題涉及的采樣時鐘頻率只有200MHz，結(jié)合上述對成本和功耗的分析，我們選用FPGA內(nèi)部的時鐘資源作為采樣時鐘產(chǎn)生，同時對于數(shù)據(jù)拼合及波形顯示問題，本設(shè)計提出在FPGA中完成時鐘相位校正以及在STM32中完成增益和偏移的調(diào)節(jié)。本文選用的FPGA芯片XC6SLX9-TQG144的單個時鐘管理模塊（CMT）包含一個PLL和兩個DCM，可以提供較為靈活的高性能時鐘控制。DCM和PLL模塊都可以實現(xiàn)整數(shù)倍的頻率綜合、偏斜矯正、過濾抖動功能，但是只有DCM才可以實現(xiàn)分數(shù)倍的頻率綜合、反相時鐘輸出以及動態(tài)的時鐘相位調(diào)整。2.時鐘相位校正理論上要想實現(xiàn)單片ADC交替采樣，最主要的是保證ADC的兩路輸入時鐘的相位差為180度，否則得到的采樣點可能會不均勻，拼合后的波形會不平滑。從FPGA產(chǎn)生的兩路反相時鐘到達ADC進行采樣時是否還能保持180度相位差我們很難確定，所以對于本系統(tǒng)設(shè)計而言，最好的解決方法是以效果來引導過程，即依照拼合后波形顯示的效果來動態(tài)調(diào)節(jié)兩路時鐘相位差，以此來觀測到最好、最平滑的波形。前文提及到DCM具有動態(tài)的時鐘相位調(diào)節(jié)功能，這種調(diào)節(jié)分為相位粗調(diào)和相位細調(diào)。相位粗調(diào)即是指將輸出時鐘相位調(diào)節(jié)為0°、90°、180°、270°，也叫固定相移模式。相位細調(diào)，又稱可變相移模式，是指在DCM輸出鎖定激活之后，相位被進一步調(diào)節(jié)改變的過程。這種可變相移模式的工作過程就是給DCM設(shè)定初始相位值，與固定相移相同，然后利用動態(tài)相移控制邏輯在預設(shè)值基礎(chǔ)上增減多個單位的DCM延遲步進值，該步進值在10-40ps之間，典型值為23ps。DCM實現(xiàn)可變相移模式的具體操作如圖3-10所示，可變相移操作只在時鐘PSCLK上升沿有效，在一個PSCLK時鐘周期內(nèi)，使能PSEN為高電平，完成一次有效相移操作。PSINCDEC遞增/遞減控制輸入的值決定相位改變的方向，當PSINCDEC為高電平時，當前相位值增加一個單位的步進值，同理為低電平時，減少一個單位的步進值。當DCM在單個PSCLK時鐘周期內(nèi)激活PSDONE輸出為高電平，表明單次實際操作完成。在使能PSE為高到PSDONE被激活期間，DCM輸出時鐘每次一個時鐘周期的逐位從初始設(shè)定相位值滑動到新的相移值，并且在這段時間內(nèi)，DCM保持對原有時鐘的鎖定并持續(xù)激活鎖定輸出。PSDONE表示可變相移單元完成上次的相位調(diào)節(jié)，并且已經(jīng)準備好了下一次請求操作。圖3-10可變相移時序圖在FPAG完成上電配置后，DCM相移屬性設(shè)置為初始相移值，同時在DCM復位有效的情況下，相移屬性也會恢復到初始配置相移值。經(jīng)過實際測試，單次相移步進約為典型值23ps，根據(jù)實際最大操作步數(shù)為±105步，對應的相移為±86.94°，在初始相位預設(shè)為180°的條件下，實際可以調(diào)節(jié)ADC的第二路采樣時鐘的范圍是93.06°-266.94°，完全滿足本設(shè)計相位微調(diào)范圍。（三）系統(tǒng)時基的設(shè)計本文設(shè)計時將個人電腦選用為終端設(shè)備，相應的屏幕中波形繪制區(qū)域的水平方向有1000個像素點，水平方向共10格，因此單格水平方向?qū)?00個像素點。之所以選用1000個像素點作為水平方向波形顯示區(qū)域，是為了與當前市面上大多數(shù)電腦顯示屏分辨率相兼容，每格100個像素點可以很好的完成波形顯示任務(wù)，波形顯示較為清晰。系統(tǒng)為了實現(xiàn)正確清晰的波形顯示，會根據(jù)實際需求對經(jīng)過ADC采樣后的采樣點進行插值或抽點處理。當時基檔選擇為慢時基檔位時，系統(tǒng)顯示分辨率低于實時采樣率，需要完成抽點操作以減少系統(tǒng)采集處理時間；當選擇時快基檔位時，系統(tǒng)顯示分辨率高于實時采樣率，最好進行插值處理，否則會影響顯示效果。常用的抽點處理包括軟件抽點和硬件抽點兩種方式，當使用軟件抽點時，需要將采集到的所有數(shù)據(jù)全部存入內(nèi)存，然后處理器對存儲區(qū)的采樣點進行均勻的抽取以達到抽點效果，但是這種抽點方式會占用大量內(nèi)存空間，抽點流程所需時間也過長。當利用硬件進行抽點時，緩存單元只存儲有效數(shù)據(jù)，同時利用硬件資源實現(xiàn)抽點處理可以節(jié)約大量時間。硬件抽點簡而言之就是FPGA對采樣數(shù)據(jù)流選擇性地寫入FIFO緩存單元，具體的操作是FPGA依照特定的邏輯產(chǎn)生FIFO的寫使能信號，F(xiàn)IFO寫使能信號有效時存儲系統(tǒng)所需的有效數(shù)據(jù)，關(guān)閉FIFO寫使能信號時則丟棄相應的多余數(shù)據(jù)，以此實現(xiàn)硬件抽點的功能。對于硬件抽點的結(jié)果，我們總是期望是等時間間隔的均勻抽點，這樣才能更準確地構(gòu)建原始波形，但是在本系統(tǒng)設(shè)計中多路并行數(shù)據(jù)會產(chǎn)生抽點值時間間隔不相同的問題，如下圖3-11所示。圖3-11多路數(shù)據(jù)硬件抽點的非均勻抽點現(xiàn)象（四）數(shù)據(jù)交互模塊的設(shè)計本設(shè)計選用的嵌入式開發(fā)模塊EMW3162對外提供的I/O引腳數(shù)只有43個，除去必要的電源等接口，留給用戶開發(fā)使用僅有30多個，因而要完成系統(tǒng)所有的控制需求，必須合理地分配GPIO外設(shè)資源。主控單元STM32支持多種總線協(xié)議如I2C，SPI，USBOTG等，但由于串行總線I2C和SPI的數(shù)據(jù)傳輸速率較慢，而USB在本系統(tǒng)中又作為與電腦通信的總線接口，因此我們在設(shè)計時定義了一種獨有的數(shù)據(jù)交互方式。圖3-12FPGA與STM32的引腳連接圖（五）數(shù)據(jù)緩存模塊的設(shè)計由之前章節(jié)介紹可知，ADC具有雙邊采樣模式，即ADC的A通道和B通道在該模式下同時輸出100MHz的8bits位寬采樣數(shù)據(jù)流，并且同時送入到FPGA中。由于芯片選用的問題，本系統(tǒng)所使用的ADC芯片MXT2088不具有采樣輸出時鐘，因而FPGA系統(tǒng)設(shè)計的整體同步時鐘全都是DCM輸出的100MHz，同時供ADC采樣的A路采樣時鐘也是同相的100MHz時鐘，這極大地減少了因系統(tǒng)同步帶來的設(shè)計問題。采集系統(tǒng)的整體數(shù)據(jù)流如下圖3-13所示。圖3-13采集系統(tǒng)數(shù)據(jù)流向圖四、系統(tǒng)調(diào)試（一）硬件電路調(diào)試分析硬件電路的正常工作是整機系統(tǒng)穩(wěn)定使用的前提，因此硬件電路的調(diào)試至關(guān)重要。本著硬件電路“先數(shù)字后模擬”的調(diào)試原則，按照模塊劃分的范圍對各單元調(diào)試過程進行簡要分析。（1）FPGA調(diào)試FPGA調(diào)試中首先要關(guān)注到它的多種供電電壓是否正確，特別是核電壓，不正常的電壓值可能會導致FPGA芯片工作不穩(wěn)定甚至被燒毀。其次FPGA工程設(shè)計時要保證UCF文件中各引腳約束正確，包括引腳編號、電平類型等。最后在FPGA配置過程中，要依照芯片手冊注意配置順序以及觀測配置完成的標志。（2）模擬通道調(diào)試模擬通道調(diào)試包括信號調(diào)理通道和觸發(fā)通道兩部分調(diào)試，信號被送入通道時，要用示波器逐級觀察各級的輸入輸出，來判斷各級的增益和偏移是否和配置值相同。同時要注意無源衰減網(wǎng)絡(luò)的電路補償，可通過調(diào)整電阻電容值對該網(wǎng)絡(luò)進行補償。下圖4-1是本文最終完成的多功能便攜式數(shù)字存儲示波器實物圖，整機系統(tǒng)的板級尺寸大小為143mm*83mm*1.2mm，對比圖中智能手機小米5A，可以看出整機尺寸和當前使用廣泛的智能手機大小差不多，滿足系統(tǒng)小型化需求。同時在實現(xiàn)電路結(jié)構(gòu)和布局布線設(shè)計中，將信號調(diào)理通道和AWG電路以沉金隔開，另預留電池擺放的多個支撐點，都為后期量產(chǎn)提供了較大方便。圖4-1便攜式數(shù)字存儲示波器整機實物圖（二）系統(tǒng)功能驗證1.相位校正驗證界面中可通過相關(guān)控件下發(fā)ADC校正延遲步數(shù)，圖中所示步數(shù)為60和150時，波形拼合效果相差很多，顯然通過逐步改變校正值可以使拼合后的波形達到最佳。當然界面中若為點顯示，可以更加明顯地觀測到拼合效果。圖4-2時鐘相位校正前的采樣波形圖4-3時鐘相位校正后的采樣波形2.頻率計功能測試本示波器模塊還帶有頻率計測量功能，可以根據(jù)輸入信號的頻率范圍選擇測周和測頻兩種方案。基于脈沖計數(shù)的直接測頻法（測頻）是將參考時鐘作為閘門信號，被測信號作為周期脈沖，而基于脈沖計數(shù)的周期測頻法（測周）是將被測信號當作閘門信號，參考時鐘作為脈沖計數(shù)信號，兩者剛好相反，因而測頻方案適合測量頻率較高的信號，測周適合于測量頻率較低的信號。圖4-3頻率計測頻實現(xiàn)測周和測頻所需的周期計數(shù)脈沖信號來源于觸發(fā)模塊產(chǎn)生的觸發(fā)脈沖，系統(tǒng)設(shè)計時以10MHz被測信號頻率為界限劃分測周和測頻工作范圍，其中FPGA負責完成頻率計所需的脈沖計數(shù)值的測量，然后送由主控單元STM32完成后續(xù)處理。圖4-4頻率計測周實現(xiàn)圖4-3是幅度為1.6Vpp，頻率為12.5664MHz的正弦波形送到示波器模塊中頻率計完成測量后的顯示結(jié)果，選擇通道二觸發(fā)，實測結(jié)果為12.566MHz；圖4-4是幅度為600mVpp，頻率為14.118KHz的方波信號送到示波器模塊中頻率計完成測量后的顯示結(jié)果，選擇通道一觸發(fā)，實測結(jié)果為14.118KHz。結(jié)論本文基于ARM+FPGA結(jié)構(gòu)的便攜式數(shù)字存儲示波器硬件平臺設(shè)計，設(shè)計了雙通道便攜式數(shù)字存儲示波器的硬件系統(tǒng)，完成了整機硬件電路調(diào)試與驗證，F(xiàn)PGA指定功能模塊的程序編寫與優(yōu)化，ARM相關(guān)硬件指令代碼等工作，基本實現(xiàn)了項目所要求的性能指標與功能，目前正與公司對接準備量產(chǎn)等事項。本章主要是對課題進行一個完整的總結(jié)以及展望未來的發(fā)展方向。（1）完成前端采集系統(tǒng)的設(shè)計。利用低成本的國產(chǎn)ADC芯片以及Xilinx公司S6系列FPGA芯片完成硬件電路設(shè)計，實現(xiàn)了采集系統(tǒng)8bit的采樣位寬以及16kb的存儲深度。（2）完成FPGA相關(guān)模塊的代碼編寫，包括數(shù)據(jù)拼合與預處理模塊、緩存單元FIFO的設(shè)計、ADC相位校正、與STM32之間數(shù)據(jù)交互模塊的優(yōu)化、時鐘分配設(shè)計等。最終實現(xiàn)了系統(tǒng)所需的全部功能。（3）完成整機性能指標和功能的測試。板級調(diào)試中主要驗證了電源質(zhì)量以及充電電流設(shè)置，指標測試中是對整機系統(tǒng)的實時帶寬、實時采樣率、功耗、STM32和FPGA數(shù)據(jù)